本文转载自： FPGA入门到精通微信公众号
仿真是FPGA开发中常用的功能，通过给定测试激励，对比输出结果，来验证设计的功能性。本文将介绍vivado中仿真功能的使用。
一、 仿真功能概述
Vivado支持：Vivado Simulator、Questa、ModelSim、IES、VCS、Rivera-PRO和Active-HDl等等仿真工具。...
Vivado仿真
本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。
这些也在随该软件一起发布的“Vivado 设计套件用户指南：版本说明、安装与许可” (UG973) 中列出。
Vivado Design Suite 2019.2
Mentor Graphics ModelSim SE/DE/PE (2019.2)
Mentor Graphics Questa 高级仿真器...
本文转载自：Joker-han的博客
本例程主要使用Vivado 调用ROM IP核，用含有正弦曲线的.coe文件初始化ROM，最终通过仿真实现波形的显示。
一、首先建立工程
二、选择芯片的型号
我使用的是zynq7020
三、调用ROM IP核 这里选择Distributed Memory Generate
四、打开IP核，进行IP核设置...
作者：碎碎思 文章来源：OpenFPGA
之前有分享过《modelsim se 2019.2安装教程》及《vivado2018 中使用modelsim联合仿真》，今天就带来Vivado与Modesim联合仿真的一些注意点。
ModelsIm是FPGA仿真中最常见的软件之一。可以单独利用Modelsim来仿真或者通过开发工具调用来联合仿真。至于用哪一种方法呢？那就取决于个人的喜好了，...
作者：碎碎思，来源： OpenFPGA微信公众号
vivado 中使用modelsim联合仿真
安装环境：WIN10 64位
软件版本：Vivado 2018.2 + Modelsim_win64_SE_10.5-se
modelsim-win64-10.4-se+Vivado 2014.2 相关设置，请移步：https://blog.csdn.net/...
文章转载自：XILINX技术社区微信公众号
在这篇新博文中，我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中，并对 AXI4-Lite 接口进行仿真。随后，我们将在仿真波形窗口中讲解用于AXI4-Lite 传输事务的信号。
使用 AXI VIP 作为 AXI4-Lite 主接口（教程）
1. 下载设计文件（本文附件）
2. 打开 Vivado...
做FPGA样机和做芯片的思路其实是有差异的。为了追求好的性能，节省成本，降低功耗（PPA），芯片设计者往往把事情做到极致，去做验证时把各种覆盖率尽可能做到100%，把每个模块电路结构优化到面积最小，通过Power Gating和Clock Gating等技术把功耗降到最低，争取把每次流片（烧钱）的风险降到最低；相比芯片设计流程，FPGA样机的开发人员往往不太注重上述要求，...
作者：小卓，来源：FPGA技术联盟
Vivado中的5种仿真模式
1、run behavioral simulation 行为级仿真，也是通常说的功能仿真
2、post-synthesis function simulation综合后的功能仿真
3、post-synthesis timing simulation综合后带时序信息的仿真，和真实运行的时序就相差不远了...
Vivado是Xilinx公司的FPGA开发工具，熟悉Xilinx的工程师应该对ISE比较不陌生，但是随着时代的发展，FPGA芯片进步很快，Xilinx也已经宣布不再对ISE进行更新，这就意味着Vivado将在以后的发展中逐渐取代ISE，所以掌握好Vivavo的使用，是一个FPGA工程师必备的技能。今天的文章主要是讲解怎么调用Modelsim进行仿真。...
在网上看了很多的介绍，基本都是一样的，但是根据这些博客，自己验证了下发现结果和matlab中不一样。
1.配置IP核
用vivado17.2 IP版本为9.0，配置首先配置最大长度为64，时钟为100MHz，将长度可以改变选中，如下图所示：
进一步的配置，设置数据为整型，未缩放，输入16bit，输出自然顺序（不然虚部不方便验证）。
第三页默认...
本文列出了能够与 Vivado 设计套件联用的支持性第三方仿真器。
这些也在随该软件一起发布的“Vivado 设计套件用户指南：版本说明、安装与许可”(UG973) 中列出。
请参阅“架构支持与需求”>“兼容的第三方工具”部分。
这些兼容版本向后兼容。Xilinx 建议用户运行最新版本的仿真器。
解决方案
Vivado Design Suite 2018.3...