3D重建通过精确捕捉物体表面几何信息，构建出高精度数字模型，在多个行业中获得了广泛应用。从工业制造、航空航天，到文物保护、建筑工程等领域
传统上，使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟，可在非必要时阻止整组寄存器的状态转换。
Vivado 设计套件提供经过优化的设计流程，让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。
我们将使用 Clocking Wizard 文档 PG321 中的“通过 AXI4-Lite 进行动态重配置的示例”章节作为参考。
本篇文章介绍了在任何平台上使用 PetaLinux 的先决条件。PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)
AMD Kria SOM 对于数字孪生尤为重要，因为它能够实时收集和分析边缘端的海量传感器数据，帮助客户端系统快速做出明智决策并优化流程
第二代 AMD Versal Premium 系列自适应 SoC 是一款多功能且可配置的平台，提供全面的 CXL® 3.1 子系统。该系列自适应 SoC 旨在满足从简单到复杂的各种 CXL 应用需求
了解 AMD Versal 产品组合与前几代 FPGA 相比在时钟架构功能的增强，并了解如何利用 AMD Vivado™ 工具的先进功能快速完成设计并实现性能目标。
本白皮书探讨了如何基于 Kahn 处理网络（ KPN ）定义 AI 引擎图形编程模型。KPN 模型有助于实现数据流并行化，进而提高系统的整体性能
AMD 周一晚间宣布已获得其首款 2 纳米级硅片——核心复合芯片 (CCD)，用于其第六代 EPYC “Venice” 处理器，预计将于明年推出