技术
基于第五代 PCIe 的 SmartNIC 如何改变方案加速规则
过去三十年间，基于服务器的计算历经多次飞跃式发展。上世纪 90 年代，业界从单插槽独立服务器发展到服务器集群。紧接着在千禧年，产业首次看到双插槽服务器，再后来，多核处理器也问世了。进入下一个十年，GPU 的用途远远超出了处理图形的范畴，我们见证了基于 FPGA 的加速器卡的兴起。
【工程师分享】 解决PetaLinux工程FSBL do_configureh错误
更换PetaLinux工程的HDF/XSA文件后，PetaLinux工程编译出现FSBL do_configureh错误。使用命令“petalinux-build -x mrproper -f ”，彻底清除工程，再编译工程，不再有问题。
周末创客|利用SVM快速识别细菌菌株特性
冬天快要到了，细菌们到了卷土重来的季节，那么为了针对细菌的抗生素耐药性，我们该怎么快速地发现对应的药物呢？来自思克莱德大学的Ryan Greer在OpenHW2020中，利用了PYNQ上的支持向量机，通过使用分类算法，从来自抗生素生产菌的高光谱图像中快速识别细菌菌株的特性。
【工程师分享】Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足
使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足，错误信息是“Codec error: Channel creation failed, processing power of the available cores insufficient”。
【答疑】2019.2 Zynq UltraScale+ MPSoC/RFSoC：RPU 多次挂起-恢复不起作用
当您多次执行 RPU 的挂起／恢复时，它只在挂起／恢复的第一个周期起作用。在挂起／恢复的第二个周期，RPU 在第一次 IPI 调用时挂起。
开发者分享 | 在 Zynq UltraScale 器件上通过 Vitis 创建 Linux 用户应用
在本篇博文中，我们将探讨如何在 Vitis™ 中使用 UIO 驱动框架创建简单的 Linux 用户应用。
【工程师分享】Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足
使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足，错误信息是“Codec error: Channel creation failed, processing power of the
【工程师分享】 解决PetaLinux工程Linux外部源代码编译错误“.kernel-meta/bsp_definition: Directory nonexistent”
在使用Linux外部源代码编译PetaLinux工程时，遇到错误“.kernel-meta/bsp_definition: Directory nonexistent”。执行“petalinux-build -x mrproper -f”清理PetaLinux工程，并且在Linux外部源代码目录执行“make mrproper”清理Linux外部源代码，再次编译PetaLinux工程，也遇到同样错误。
【周末创客】在家搭一套大气环境实时预测系统可好？
过完秋高气爽季节，在北方又开始出现空气质量变差的情况。对于空气质量该如何进行预测并指导防护呢。西班牙萨拉戈萨大学(University of Zaragoza)的同学在OpenHW2020欧洲区的比赛中，在PYNQ-Z2平台实现了用QNN对16个气体传感器数据融合并用于对大气环境实时预测的方案。
快速的DDR4 SDRAM开创宇航新时代
为了发掘宇航市场的潜力，卫星运营商正通过提供增值服务，如超高分辨率成像、流媒体视频直播和星上人工智能，提升星上处理的能力以减少下行链路的需求。从2019年到2024年，高吞吐量载荷的市场需求预计增长12倍，带宽增加至26500 Gbps。
RoE (Radio Over Ethernet) 赋能5G无线应用
赛灵思 Radio over Ethernet Framer核是一整套 eCPRI 和下一代前传接口系统解决方案中不可或缺的一部分。赛灵思专为此提供了仿真工程和硬件演示。本篇博文将帮助用户初始化仿真示例、分析波形中的仿真数据并展示如何使用测试激励文件演示文件来应用用户自己的配置。
基于Xilinx UltraScale架构的 FPGA 存储器 IP 产品指南 (v1.4)
本指南提供有关使用、定制和仿真 DDR3 或 DDR4 SDRAM、LPDDR3 SDRAM、QDR II+ SRAM、QDR-IV SRAM 或 RLDRAM 3 接口内核的信息。它还描述了内核架构，并提供了定制和与内核接口的细节。
【工程师分享】嵌入式Linux系统中的CPU控制
嵌入式Linux系统中，Linux直接管理所有CPU。默认情况下，系统的目标是提高吞吐率，而不是实时性。为了保证实时性，可以根据应用场景，对CPU实行更加精确的控制。常见的办法有，进程CPU隔离、CPU亲和、中断CPU亲和、进程优先级。
【工程师分享】在MPSoC ZCU106单板上运行Docker
测试环境：Xilinx ZCU106 单板
Xilinx VCU TRD2020.1
Linux 内核配置：根据文档Docker on Zynq Ultrascale+ (Xilinx Yocto Flow)，在PetaLinux工程的文件project-spec/meta-user/recipes-kernel/linux/linux-xlnx/user.cfg里添加下列配置项。
【问答】Zynq UltraScale+ MPSoC 处理系统的设计咨询 - 在 85°C 以上运行时，需要更频繁地更新 PS DDR4 / DDR3
如果在 85 摄氏度以上的工作温度下运行，DRAM 需要更频繁地更新。对于 PS DDR4/DDR3，更新周期必须减半。如果不进行调整，可能会出现数据丢失／损坏的情况。
【工程师分享】Xilinx AXI DMA的设备树里的xlnx,device-id设置
在一个工程里，有两个Xilinx AXI DMA。其中一个AXI DMA设备是用于调试的。任何时候，其实只使用一个设备AXI DMA设备。软件使用了bperez77_xilinx_axidma的内核和用户态驱动。
UltraScale+ GTH 读取 DMON 输出与 IBERT 之间不同的自适应环路代码
在读取 IBERT 的自适应环路代码时，出现了与 DMONITOROUT 的期望值不同的值。对于 UltraScale+ GTH 收发器而言，签名了一些 RX 均衡自适应环路。用户指南的数字监控器 (DMON) 部分向用户展示了如何读取自适应环路的当前状态。
【Vivado 综合 】我们如何正式验证 Vivado 生成的网表？
OneSpin 工具可验证综合和实现过程（即 RTL 和综合网表）中任意两个步骤之间的功能等效性。本答复记录涵盖有关 OneSpin 支持版本的详细信息，以及设置 OneSpin 以测试 Vivado 综合生成的网表的基本流程。
如何获得出口到国外的 Xilinx 产品的 ECCN 编号？
要查找有效 Xilinx 部件号的出口控制分类号 (ECCN)，请使用以下工具：
https://xapps9.xilinx.com/ebsextn/gtc
有关有效 Xilinx 部件编号，请参阅以下产品数据表：
