跳转到主要内容

技术

SmartNIC 与普通的 NIC 有哪些显著性差异?

普通 NIC 定位于高效迁移服务器的网络数据包,通常包括不同程度的为优化性能而设计的传统卸载。SmartNIC 整合了多方面的附加计算资源,但是这些架构就像雪花一样各不相同,因此,我们将深入研究规模最大、最受欢迎的供应商所提供的几种方法。

PYNQ框架下的快速分形图形实现

Fractal(分形图形),是由IBM研究室的数学家曼德布洛特(Benoit.Mandelbrot,1924-2010)提出的,其维度并非整数的几何图形,而是在越来越细微的尺度上不断自我重复,是一项研究不规则性的科学。下面是一个最简单的例子,首先画一条线段,然后把它平分成三段,将中间那一段用一个等边三角形的两条边代替

白皮书 | 赛灵思 AI 引擎及其应用

针对 5G 蜂窝和机器学习 DNN/CNN 等计算密集型应用,赛灵思的新型矢量处理器 AI 引擎由 VLIW SIMD 高性能处理器阵列构成,与传统的可编程逻辑解决方案相比,功耗减半,芯片计算密度提升高达 8 倍。

25倍!(全)同态加密底层算子NTT的FPGA加速

数据已经成为数字经济时代最重要的生产要素,成为企业和机构的核心资产,而数据价值的体现则是数据的隐私保护。传统的面向静态数据保护的安全手段已经无法满足数据在跨企业、跨机构之间流通的需求

【干货分享】优化rootfs的大小

Xilinx VCU TRD 集成了图像和视频编解码功能,生成的根文件系统比较大,2020.1的rootfs.cpio.gz大约有114MB。工程师可以根据自己需要裁剪,减少根文件系统大小。
在Ubuntu下,解压rootfs.cpio.gz,得到rootfs.cpio,再解压,得到就是文件了。

【竞赛作品分享】基于PYNQ 集群的无监督图像识别类脑计算平台 (一)

本案例来源于第三届全国大学生FPGA创新设计竞赛中江南大学的OpenHEC lab团队,他们的作品基于PYNQ开源软件框架。PYNQ框架提供了完整的访问FPGA资源的Python library,通过高层次的封装,让开发者通过Python API就可以轻松调用FPGA内的模块或算法,加速产品开发部署

开发者分享 | 赛灵思 PL 和 PS IBIS 模型解码器

赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (I/O Buffer Information Specification, IBIS) 模型。本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。

【周末创客】Flower5-花朵识别装置

本设计使用Ultra96开发板,使用InceptionV3网络,以及Vitis-AI的量化编译工具链,制作了一个五花分类装置。利用Xilinx的DPU(Deep learning Processing Unit)IP,Vitis-AI工具链,快速的在FPGA上部署深度学习网络。

【干货分享】 PetaLinux工程出现大量Taskhash mismatch错误的原因

有工程师反映,在编译PetaLinux工程时,出现大量Taskhash mismatch错误。工程还没有编译完成,检查build.log,已经出现超过200个的Taskhash mismatch错误

【干货分享】MPSoC SWDT在Standalone下的应用

有工程师反映,根据MPSoC SWDT在Standalone下的例子xwdtps_polled_example.c,不能实现MPSoC的PS复位。

滴!Vitis RTL内核集成教程更新

Vitis统一软件平台可以在包括FPGA、SoC和Versal ACAP在内的异构Xilinx平台上开发嵌入式软件和加速应用程序。它为加速边缘计算、云计算和混合计算应用程序提供了统一的编程模型。

300 多页方法论,Xilinx FPGA 设计竟然有”章”可循?

FPGA 设计是有章可循的,如果用的是 Xilinx 的 FPGA,这个“章”就是 UG949。最新版的 UG949 是 2020.1 版本,整个文档共六大章节 306 页(点击此处查看《UltraFast 设计方法指南》)。对于如此之多的内容该如何消化吸收呢?首先,了解一下 UG949 的背景信息。

是什么让 SmartNIC 实现了智能化?

智能手机似乎迎来了“智能”化的时代,并掀起了物联网(IoT)革命。那么,是什么让 SmartNIC 实现了智能化?是硬件、编程还是其他什么?

【干货分享】Xilinx MPSoC PS/PL之间的数据交互和外设设计

MPSoC是Xilinx基于16nm工艺推出的异构计算平台,由于灵活、稳定,在业界得到了广泛的使用。异构计算是一个比较新的领域,需要协调硬件设计、逻辑设计、软件设计,对工程师的要求很高。实际设计过程中,很多工程师对实现PS/PL之间的数据交互感到头疼。本文将介绍主要的PS/PL之间的数据交互办法。

当PYNQ遇上ROS - 完整的机器人实践

PYNQ作为一套开源框架,其一大优势是软件框架的兼容性,正如PPT中介绍的,基于PYNQ框架,我们不仅可以接入常用的Numpy, Pandas等,也可以接入机器人操作系统ROS。

开发者分享 | Vitis HLS 中的 AXI4-Lite 简介-上

您是否想创建自己带有 AXI4-Lite 接口的 IP 却感觉无从着手?本文将为您讲解有关如何在 Vitis HLS 中使用 C 语言代码创建 AXI4-Lite 接口的基础知识。

【分享】增加UBoot的malloc分配的内存大小

UBoot作为boot loader,默认留给malloc分配的内存的大小有限。这个大小由宏TOTAL_MALLOC_LEN定义。它在include\Common.h文件里,从宏CONFIG_SYS_MALLOC_LEN派生出来

CPU、GPU 触顶,ACAP 如何突破 5G 基础设施性能瓶颈?

AI 无处不在、随时在线和以数据为中心的时代,正催升对更高带宽的需求,而这已经超出了当今技术和产品尺寸的能力范畴,世界需要一种当前 CPU 和 GPU 技术所无法企及的更高效、更普及、普适的计算,自适应计算应运而生。

从 Hot Chips 32 看最新 AI 产品趋势

Hot Chips,全球高性能芯片领域最负盛名的业界盛会!虽受疫情影响,本届 Hot Chips 会议报告质量依然非常之高,涵盖范围也非常之广。在 Tutorial 部分,有来自于 Google TPU 团队、Cerebras、百度的机器学习训练专题,也有来自于 Google、IBM 等的量子计算专题。本文将主要讨论和机器学习相关部分的产品与趋势。

【分享】解决新的ZCU106单板运行helloworld异常的问题

客户收到新买的ZCU106,运行Xilinx的linux正常。使用的Xilinx SDK 2018.3调试自己创建的helloworld时却出现异常,程序跑飞。在Vitis 2020.1下创建的helloworld后,使用psu_init初始化,也出现程序跑飞的情况。