跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
FPGA零基础学习之Vivado-LED流水灯实验

流水灯是大多数学习者接触到的第一个实验,也是非常经典的一个实验,在此,我们一起学习一下流水灯

Versal 系统监控器使用简介

本文将演示如何在 IP integrator 内使用 CIPS Wizard 设置“System Monitor”(系统监控器)

基于AMD器件的EtherCAT从站方案

EtherCAT现场总线协议是由德国倍福公司在2003年提出的,该通讯协议拓扑结构十分灵活,数据传输速度快

Versal Advanced IO Wizard - 部分配置存在时序收敛问题

在Versal Advanced IO Wizard中,所包含的PLL的去歪斜电路可能导致数据速率较高时出现建立时间

如何获得ZCU104官方vivado工程

根据自己vivado版本在branch中找到相同的版本

多Aurora IP核的设计开发本文重点说明一下同一工程下多Aurora IP核如何配置使用
不用科学上网的Vitis AI3.0 gpu docker镜像生成方法

vitis AI最近更新了3.0版本,对很多深度学习模型作了适配

超快速度的DDR5,AMD和JEDEC联手开发

随着核心数量的不断增加,为处理器提供必要的内存带宽一直是一场艰苦的斗争

以绿色低碳算力推动可持续发展

未来几十年,对数字化转型的需求将继续推动数据中心行业的显着增长

QDMA Subsystem for PCI Express 产品指南 v5.0该子系统旨在利用多队列的概念实现高性能 DMA,以搭配 3.x Integrated Block for PCI Express一起使用
Vivado导入Tcl例程

从xilinx官网下载了zcu106的例程文件,打开vivado下的TCL console窗口

VCS编译Xilinx仿真库

VCS+Verdi的组合是EDA仿真中必备神器,以前只会用Vivado自带的仿真器或者Modelsim来进行仿真

Xilinx FFT IP使用总结

本文将Xilinx FFT IP核的使用方法及注意事项总结如下

Versal自适应SoC封装和引脚架构手册本文描述了Versal™自适应SoC的封装和引脚规格。
2026年中国人工智能市场总规模预计将超264.4亿美元

最新预测数据显示,中国人工智能市场支出规模将在2023年增至147.5亿美元,约占全球总规模十分之一

Versal ACAP:多速率 MAC

随着 Versal ACAP 的面世,出现了一种新型集成以太网 MAC,即多速率 MAC

Vitis AI 工具概述

深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的 IP 核组成

借助 AMD自适应SoC 与 XYLON 框架实现毫秒级汽车功能切换

在当今汽车行业中,灵活应变能力可谓至关重要。几十年来,灵活应变的特性令 AMD车规级器件成功脱颖而出

Vitis AI 优化器用户指南

本文档涵盖了以下设计进程:机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow

Versal ACAP: PCI Express

PCI Express就像是一条数据的高速公路,可满足 Versal ACAP 中多个计算引擎的丰富功能和性能需求