跳转到主要内容
智能门锁 | 借助机器学习提升安全性

今天，安全性问题萦绕在每个人的心头。随着技术越来越先进，要想绕过其他人创建的旧系统也变得易如反掌
如何在Vivado中对RTL源文件进行加密

本文介绍在使用源文件加密时的一些基本概念以及一些常见的问题
FPGA 时序约束 二 ：创建时钟和时钟不相关约束

创建时钟是针对代码中主时钟而言，创建时钟之前需要知道代码中的主时钟都是什么
从FPGA说起的深度学习（一）

本文将解释“什么是深度学习”和“使用 FPGA 进行深度学习的好处”
Zynq实现二层网络加密转发

本次设计选用了两块ZYNQ开发板，ZYNQ支持双千兆网卡，操作系统为linux
RFSoC应用笔记 - RF数据转换器（15）：API使用指南之Libmetal与结构体说明

本文介绍了RFSoC RF 数据转换器的 RFdc 驱动程序的结构体的部分
Petalinux下SATA接口设计

Zynq UltraScale+ MPSOC在PS侧扩展了PS-GTR接口，可以灵活的支持PCIe、SATA和USB3.0连接
带你快速入门AXI4总线--AXI4-Lite篇（2）：XILINX AXI4-Lite接口IP源码仿真分析（Slave接口）

在这篇文章中，我们照葫芦画瓢，也打包2个AXI4-Lite接口的IP，来对其的仿真和原始代码学习一番
JESD204接口调试总结——JESD204+In-system-ibert

之前我们在讲serdes的时候讲到了使用in-system-ibert来进行眼图的扫描
带你快速入门AXI4总线--AXI4-Stream篇（1）：AXI4-Stream总线

该系列先对AXI4-Stream协议及其使用做一个简单的介绍
使用 AXI CDMA 制作 FPGA AI 加速器通道

本项目主要是设计AI加速器，利用Xilinx的CDMA加载权重，输入到PL区的Block Ram
RFSoC应用笔记 - RF数据转换器（14）：RFSoC自动增益控制与NCO跳频功能

本文概述了如何在系统中使用RFSoC 射频数据转换器的自动增益控制和NCO跳频功能。
基于 Zynq RFSoC DFE 的 O-RU

使用AMD、RFDSP、VIAVI和Rohde & Schwarz的设备演示基于Zynq RFSoC DFE的O-RAN前传和射频合规性
FPGA 时序约束一：如何查看时序错误

一个设计的时序报告中，design run 时序有红色，裕量（slack）为负数时
FPGA ISP SmartBlur去噪

这个算法对图像有一定的包边去噪效果，在FPGA上实现起来复杂度较低
高速ADC噪声系数计算方法

今天给大家分享下高速ADC噪声系数计算方法
RFSoC应用笔记 - RF数据转换器（13）：RFSoC多块同步功能

本文概述了如何在系统中使用RFSoC 射频数据转换器的多块同步功能。
基于FPGA的目标检测网络加速电路设计

目前主流的目标检测算法都是用CNN来提取数据特征，而CNN的计算复杂度比传统算 法高出很多
Xilinx 7系列FPGA PCB设计指导（五）

PCB设计人员可以使用本章中的分析和示例来辅助此类通道的设计
FPGA Base Xilinx跨时钟域宏XPM_CDC

最近看手底下的小伙子们写代码，对于跨时钟域的处理极度的不规范
订阅