跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
以创新突破计算边界,助力可持续发展

​​算力已经渗入到现代生活的方方面面,推动着我们的工作、生活和娱乐。

Verilog实现组合逻辑电路

在verilog 中可以实现的数字电路主要分为两类----组合逻辑电路和时序逻辑电路

汽车大算力芯片,需求强劲

域集中化推动并重塑了对汽车处理器的需求,为各种竞争对手创造了机会,并且不断增长的市场在 2028 年达到 127亿美元。

Versal: JTAG TDO

本文则着重探讨 JTAG TDO 用例

高级FPGA设计之高速率结构设计

在进行 Verilog 设计中,一般会考虑三个基本参数:速度、面积、功耗

ZYNQ与DSP之间EMIF16通信

本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ与DSP之间EMIF16通信的功能

在FPGA设计中怎么应用ChatGPT?

科技即生产力,最近,OpenAI 发布了 ChatGPT,在各大论坛和许多网站上受到了广泛关注

使用QEMU启动 Versal VCK190 ACAP

本文涵盖了有关使用 PetaLinux 命令行来对 Versal™ ACAP 的 PetaLinux BSP 运行 QEMU 的信息

VPK180评估板用户指南

本文详细描述了VPK180评估板的功能

Vivado 用户指南:逻辑仿真

本文提供了仿真进程以及 Vivado® Design Suite 中的仿真选项的概述

从FPGA说起的深度学习(五)

在本文中,我们将结合这些层来创建一个完整的推理函数

使用JTAG仿真器查看ZYNQ当前启动模式

本文介绍使用Xilinx SDK软件查看当前Zynq SoC启动模式的步骤

以Vivado工具为例了解FPGA实现

FPGA的实现过程可以对综合后生成的网表进行逻辑综合优化、以及布局、布线方面的优化

Versal Premium 系列 VPK180 评估套件概述

本视频介绍了 VPK180 评估套件提供的重要板载组件和配件

关于CXL,你想知道的都在这里

指数级的数据增长促使计算行业开始进行突破性的架构转变,以从根本上改变数据中心的性能、效率和成本

AMD推出VPK180评估套件

通过使用 112G PAM4 收发器和多个行业标准连接器,能够实现超过 4Tb/s 的带宽

Xilinx FPGA CFGBVS 引脚以及BANK电压硬件设计注意事项

配置组电压选择引脚必须设置为高电平或低电平,以确定I/O电压支持的引脚在bank0

Xilinx KU系列三速以太网IP核RGMII时序约束方法

基于RGMII时序广泛应用于以太网通信中,基于Xilinx的三速以太网时序分析,不同的Xilinx系列方法不一样

Verilog 运算符简介

这篇文章将讨论如何在 verilog 中使用不同的运算符,这些运算符提供了一种在 verilog 设计中处理数字数据的方法

Xilinx Zynq7035算力指标

本文介绍广州星嵌DSP C6657+Xilinx Zynq7035平台下Xilinx Zynq7035算力指标。