深度学习技术提升了机器视觉的应用落地能力，驱动产业加速发展

今天讲一讲FPGA单独下载固化文件的几种方式

最近研究vivado里的时序分析路径时，发现了3个很有意思的问题

本文简单介绍几种常见的图像格式以及Xilinx FPGA实现方式。

本章介绍7系列FPGA的配电系统（PDS）

本文介绍一些计数器的常用方法和注意点

UltraScale器件中时钟管理模块(CMT)包含mixed-mode clock manager (MMCM) 和phase-locked loops (PLLs)

本文分析了FPGA可能暴露的主要漏洞，并介绍了可编程器件制造商所采用的作为防篡改措施的技术。

本文讨论当前PCB技术的基础，重点是物理结构和常见假设

为了更精确地进行时序分析，设计者还必须设定一些与运行环境相关的可预测变量和随机变量

串并、并串转化也是FPGA设计中常见的基本问题，相对来说比较简单

本文将研究该处理器上专用AI硬件背后的原理，深入研究AMD Ryzen AI引擎的细节

因为工作原因，需要对rapidio 的协议进行了解，在xilinx的IP核中，是对应着Serial RapidIO Gen2 这个IP核

SEM IP是一种比较特殊的IP。它的基本工作就是不停地后台扫描检测FPGA配置RAM中的数据

RS-232接口符合电子工业联盟（EIA）建立的串行数据通信接口标准

本文介绍如何修改IP例子工程里的IP和GT模块的源代码与属性

本文介绍了如何开启Versal最基本的XilSEM功能。

该培训围绕AMD的KV260视觉入门开发套件开展了一场学习分享会

首先，从理论上讲，Hold Time违例，是因为时钟绕的太远，到达时间太晚

本文主要对RFSOC的时钟结构以及相关配置进行介绍，并简单介绍了关于复位的操作。