跳转到主要内容
Xilinx FFT IP使用总结

本文将Xilinx FFT IP核的使用方法及注意事项总结如下
Versal自适应SoC封装和引脚架构手册本文描述了Versal™自适应SoC的封装和引脚规格。
2026年中国人工智能市场总规模预计将超264.4亿美元

最新预测数据显示，中国人工智能市场支出规模将在2023年增至147.5亿美元，约占全球总规模十分之一
Versal ACAP：多速率 MAC

随着 Versal ACAP 的面世，出现了一种新型集成以太网 MAC，即多速率 MAC
Vitis AI 工具概述

深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的 IP 核组成
Vitis AI 优化器用户指南

本文档涵盖了以下设计进程：机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow
vivado2021.1添加w25q128型号flash的方法

找到[安装目录]\2021.1\data\xicom下的xicom_cfgmem_part_table.csv文件
借助 AMD自适应SoC 与 XYLON 框架实现毫秒级汽车功能切换

在当今汽车行业中，灵活应变能力可谓至关重要。几十年来，灵活应变的特性令 AMD车规级器件成功脱颖而出
Versal ACAP: PCI Express

PCI Express就像是一条数据的高速公路，可满足 Versal ACAP 中多个计算引擎的丰富功能和性能需求
Vivado IP核Global 和 out of context per IP两种综合方式区别

在用vivado 生成IP核时，有两种综合方式：Global和out of context per IP。
FPGA的SerDes接口

本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的
Xilinx FPGA独立的下载和调试工具LabTools下载、安装、使用教程

Xilinx LabTools工具是Xilinx FPGA单独的编程和调试工具，是从ISE或Vivado中独立出来的实验室工具
HBM，增长速度迅猛！

HBM 技术提供更高的带宽、更低的功耗和更高的性能，使其成为这些应用程序的首选
Versal ACAP Transceivers Wizard LogiCORE IP 产品指南

此向导有助于配置一个或多个串行收发器。此向导还有助于生成设计示例，用于进行简单仿真。
AMD CEO：我们在做集成1000亿晶体管的芯片

AMD 首席执行官 Lisa Su 博士表示，人工智能是未来 10 年最重要的事情，将有助于提高人类的生产力
关于 xilinx sdk软核elf文件与xilinx vivado bit文件合并的方法

在版本的Vivado 配套的 软件工具是 SDK ，当vivado中使用软核时候，需要将软核生成的elf文件
USB、UART、TTL、RS232串口通信知识点

串行通信技术(Serial Communication)，是指通信双方按位bit进行，遵守时序的一种通信方式
Vitis IDE Git 集成快速入门

本文将探讨如何在 Vitis™ 中使用 Git 集成以及如何使用团队操作来共享 Vitis 工程
AI 加速助力医学成像技术

3月23日，由AMD举办的在线研讨会上，我们将详细为您介绍这款最新发布的医疗成像库
VCK5000运行Vitis-AI 3.0 WeGO实时量化演示

VCK5000在vitis ai 3.0对应的shell版本为xilinx-vck5000-gen4x8-qdma-base_2
订阅