跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
如何在FPGA中做数学运算

如何在 FPGA 中进行简单和复杂的数学运算。

FPGA中Bank和Clock Region之前有什么关系?

FPGA中的Bank和Clock Region有什么关系?这应该是很多FPGA工程师都很困惑或者没有认真相关的一个问题

串行ADC布局布线设计要点!

本文给大家分享串行ADC布局布线设计要点!

在Vitis中通过 PSU DDR 执行MicroBlaze应用

探讨如何在 Zynq UltraScale ZCU104 开发板上通过 PSU DDR 执行 MicroBlaze 应用

AMD MPSoC PS PCIe 使用要点

有客户需要通过PCie从Windows系统访问MPSoC的DDR,从而使X86和A53通过共享DDR内存的方式交互大量数据

FPGA中如何设计一个小cache(二)

本文重点介绍cache在FPGA中的实现方案

Versal 自适应 SoC让 Combo PON方案高性能、易于使用

通信服务提供商往往采用无源光网 (PON) 为最终用户带来高速和低成本的光纤接入

AMD Artix 7 FPGA OTA 在线升级的实现

AMD FPGA支持的MultiBoot特性,可以使FPGA先尝试启动最新的配置(bit)文件

AMD将在6月13日直播活动中展示下一代数据中心和AI技术

该现场直播活动将展示其公司的发展战略和不断壮大的数据中心和AI产品组合和能力

AMD 诚邀您莅临上海国际嵌入式展

展示人工智能、沉浸式智能座舱、汽车雷达与电子后视镜、专业音视频、工业控制与储能技术等应用的最新发展

医学影像的未来,AI加持实现更快速准确的判断

新冠疫情已基本宣告结束,但其给医疗系统带来的巨大冲击,仍值得我们深思

寻找开源100G NIC Corundum中的隐藏BUG

Corundum是一个基于FPGA的开源NIC原型平台,用于高达100Gbps及更高的网络接口开发

从算力网络发展,看未来十年的宏观算力体系

本文探讨一下宏观视角的算力网络的底层算力体系。

从FPGA说起的深度学习(十)

本文将描述在推断更大的网络时如何解决计算复杂性增加的问题的常用策略

两种软件无线电的硬件架构,高低成本!

对于世界各地的许多人、企业和组织来说,无线电通信是日常生活的重要组成部分

Power Design Manager 简介

了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径

Versal ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南本文档旨在描述 Versal® ACAP 600G Channelized Multirate Ethernet Subsystem (DCMAC)
基于XCZU3EG/XCZU4EV/XCZU5EV核心板的无人机视觉跟踪系统解决方案

近些年来,随着自动控制领域的发展,摄像镜头的工艺和视觉识别算法越来越完善

Vitis AI RNN用户指南(v3.0)本文描述了如何进行基于模型的设计,在Simulink®环境中实现快速设计探索
vcs+verdi仿真Verilog代码

我们以一个简单的加法器为例,来看下如何用vcs+verdi仿真Verilog文件并查看波形