本文介绍一下Xilinx公司新一代Zynq UltraScale+ RFSoC器件

本实验主要介绍使用PS端来完成ZYNQ串口打印输出的功能

本文涵盖了在 Versal GTY 和 GTYP 中使用模式生成器和检查器时对以下操作的限制

本文将演示如何在 Versal AI Core 系列 VCK190 评估套件上从 USB 辅助启动模式启动 Linux

每个模块的 GTH 规格略有不同。相比于商用级 K26C，工业级 K26I 存在一些限制

通过XTmrCtr_GetValue获取时间戳，是以时钟周期为单位的

HBM将多个DDR芯片堆叠在一起，所以也是个3D结构；每个die之间通过TVS和microbump方式连接

FPGA 技术支持灵活开展现场编程和再编程，无需通过设计修改来重建互连结构

客户为AMD Xilinx SoC创建了PetaLinux工程。需要定制PetaLinux中的FSBL

本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换

本次活动，您可以与AMD 汽车业务部门专家面对面，聆听“沉浸式智能座舱”以及“舱驾一体化”的最新趋势

Multi-Scaler是一个用于图像缩放的视频处理IP核，支持最多8路输出

使用手上现有的MicroBlaze工程，顺手测试了MicroBlaze的DMIPS数据

使用Vivado Block Design设计解决了项目继承性问题，但是还有个问题，不知道大家有没有遇到

EXOU-X261 FPGA 平台使用AMD-Xilinx 核心板 K26，提供了高达 1.4 TOPS 的 AI 处理能力

AMD Xilinx Vitis内部集成了各种外设的例程，为工程师提供了快速上手的代码

FX Shuttle 800 FPGA 加速盒子基于 Xilinx 的 Virtex UltraScale+ XCVU13P FPGA 芯片

Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V

无线电视系统的设计依赖于一些关键的技术和构建模块。FPGA技术可以在无线电视应用中发挥重要作用

在Vitis的 “File - New ” 中，选择“Platform Project”， 指定名称如“zcu106_r5”