跳转到主要内容
降低企业视频基础设施支出 AMD Alveo MA35D颠覆传统架构

抱着手机刷短视频、看各种直播已经成为人们休闲娱乐的主要方式。

AMD Xilinx K26 从eMMC启动Ubuntu

AMD Xilinx K26支持Ubuntu。从ubuntu amd-xilinx下载映像后,把image烧入到TF卡

从FPGA说起的深度学习(七)-循环并行化

在本文中,我们将循环并行化应用于先前任务并行化的推理内核,并平衡层与层之间的执行时间

为 Alveo 卡安装 Xilinx 运行时 (XRT) 需要多长时间?

安装 XRT 需要一分多钟时间,因为它需要时间来编译驱动程序

适用于 SSIT 器件的 Versal Fmax 限制

适用于 SSIT 的 Versal Fmax 取决于时钟拓扑结构扩展范围

双MIPI摄像头图像系统设计

本文展示如何设计一个简单的图像处理应用程序,该应用程序平行处理两个摄像头。

set_input_delay中-add_delay的作用

在设置input_delay时,我们经常会使用下面的方式

AMD ZEN 6架构细节曝光:2nm

AMD 似乎正在努力推出已出现在工程师资料中的下一代 Zen 5 和 Zen 6 CPU

AMD 赛灵思 Video SDK 3.0 现已推出

AMD 赛灵思 Video SDK 3.0 为功能已十分丰富的 Video SDK 2.0 带来了进一步强化

5nm基于ASIC 的Alveo MA35D加速卡:高性价比应对视频直播市场强劲增长

Alveo MA35D卡有效应对大规模直播互动流媒体服务新时代的需求,为各类直播场景带来福音

高性能、智能化储能技术加速新能源产业落地与发展

本次将向您介绍面向新能源产业的的工业储能方案。

Vivado中常用TCL命令汇总

本文将介绍在Vivado中常用的TCL命令,并对其进行详细说明,并提供相应的操作示例。

AMD Xilinx MPSoC VCU 使用要点

VCU与DDR连接的AXI Interconnect的位宽是32-bit。 建议改为64-bit或者128-bit

时序约束出现时序违例(Slack为负数),如何处理?

时序约束出现时序违例(Slack为负数),如何处理?

Vivado 202x - Versal 时钟校准去歪斜的时序问题

使用“时钟校准去歪斜”时,在 Vivado 中会显示下列消息以指明是否启用该功能特性

从FPGA说起的深度学习(六)-任务并行性

在本教程中,旨在加深对深度学习和 FPGA 的理解

网红直播的福音,AMD 5纳米VPU来啦!

本文概述了基于ASIC的新型加速器旨在解决的问题,介绍了该设备的主要功能

Versal系统监控:如何写入 SYSMON 寄存器

Versal SYSMON 是通过 Vivado 中的 CIPS GUI 来配置的。您可以通过寄存器存取来对 SYSMON 进行寻址

如何用 Vitis HLS 实现 OpenCV 仿真

这次选择中值滤波这个常规算法作为演示算法。算法原理很简单,我们先介绍均值滤波