RAM是Random Access Memory的首字母缩写。它是一种主存储器，用于存储当前正在使用的信息。信息可以是正在处理的数据或程序代码。

之前很多人问我有没有好的代码可以参考，我之前一直推荐的是官方的IP参考例程/IP源码，但是不知道大家有没有看过官方的项目例程，看下下图

LVDS是一种低摆幅的差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

Zynq UltraScale+ MPSoC EV系列含有大量的视频输入接口，接入的视频流经过PL侧的逻辑处理后，通过USB3.0实现UVC输出各种高分辨率、高帧率、特殊格式的视频流

本文提供优化神经网络模型的能力。

移位寄存器内的数据可以在移位脉冲（时钟信号）的作用下依次左移或右移。移位寄存器不仅可以存储数据，还可以用来实现数据的串并转换、分频，构成序列码发生器、序列码检测器

做FPGA的人很多，但其中做原型验证的人可能就比较少了，我做了一年多的FPGA原型验证，今天简单聊聊自己的一点感触。

Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失

APB总线作为AMBA体系中低速的总线，通常用于CPU访问或者配置低速外设的寄存器。APB总线的功能与AXI-Lite总线相似

DX4 - 与Xilinx Kintex® Ultrascale FPGA兼容的后处理算法可在宽带应用中提供高达10 dBFS的SFDR动态杂散抑制和接近1个有效位的额外分辨率。

本文将对 Vitis AI 2.5 的新功能及优化进行概述。

本次直播会议我们邀请到了来自 AMD 以及我们的合作伙伴的金融行业专家，共聚一堂与您分享AMD Xilinx 如何满足金融行业对超低时延的需求，以及面向高频交易的加速方案

在数字电路中存储单元有两种，一种是触发器，一种是锁存器。它们两者最大的区别是：前者通过时钟沿到来改变存储的输出状态，后者是通过电平变换来改变存储的输出状态。

近日，AMD举行2022年金融分析师日活动，在活动中公司高管表示，AMD拥有适合的芯片和软件在更广泛的AI领域开拓疆土。

本文档涵盖了以下设计进程：系统和解决方案规划，即确认系统级别的组件、性能、I/O 和数据传输要求，包括解决方案到 PS、PL 和 AI 引擎的应用映射。

随着 AMD 起航以制造更符合客户喜好的产品，AMD打开了芯片新大门。详细介绍了模块化芯片的未来，客户可以在定制芯片封装中混合和匹配非 AMD 处理器。

FPGA与STM32等嵌入式开发最大的一个优点就是，可以在时序仿真阶段验证超过90%的功能，发现90%的问题

本视频介绍了此版本中的新功能和增强功能，包括 Versal® 设计的结果质量 (QoR) 改进、基于 ML 的资源估计、面向 Versal 器件的 ML 策略运行以及其他器件支持。

在Zynq MPSoC的器件里，PS (Processing System )集成了三个看门狗，分别是CSU SWDT，LPD SWDT和FPD SWDT。CSU SWDT用于保护CSU与PMU及其相关连接。

多路选择器MUX是一个多输入、单输出的组合逻辑电路，一个n输入的多路选择器就是一个n路的数字开关，可以根据通道选择控制信号的不同