跳转到主要内容
AMD Xilinx 助力打造超低时延的高频金融交易平台

本次直播会议我们邀请到了来自 AMD 以及我们的合作伙伴的金融行业专家,共聚一堂与您分享AMD Xilinx 如何满足金融行业对超低时延的需求,以及面向高频交易的加速方案

AMD打磨AI战略:赛灵思、GPU、软件计划浮出水面

近日,AMD举行2022年金融分析师日活动,在活动中公司高管表示,AMD拥有适合的芯片和软件在更广泛的AI领域开拓疆土。

AMD芯片定制,向第三方Chiplet打开大门

随着 AMD 起航以制造更符合客户喜好的产品,AMD打开了芯片新大门。详细介绍了模块化芯片的未来,客户可以在定制芯片封装中混合和匹配非 AMD 处理器。

Versal ACAP 设计指南

本文档涵盖了以下设计进程:系统和解决方案规划,即确认系统级别的组件、性能、I/O 和数据传输要求,包括解决方案到 PS、PL 和 AI 引擎的应用映射。

Xilinx ChipScope 的使用 ICON/ILA/VIO

FPGA与STM32等嵌入式开发最大的一个优点就是,可以在时序仿真阶段验证超过90%的功能,发现90%的问题

Vivado ML 2022.1 的新增功能

本视频介绍了此版本中的新功能和增强功能,包括 Versal® 设计的结果质量 (QoR) 改进、基于 ML 的资源估计、面向 Versal 器件的 ML 策略运行以及其他器件支持。

从底层结构开始学习FPGA----MUX多路选择器(Multiplexer)

多路选择器MUX是一个多输入、单输出的组合逻辑电路,一个n输入的多路选择器就是一个n路的数字开关,可以根据通道选择控制信号的不同

基于FPGA的DDS设计方案

随着电子技术的不断发展,传统的频率合成技术逐渐不能满足人们对于频率转换速度、频率分辨率等方面的追求,直接数字频率合成技术应运而生。

FPGA Xilinx 高速串行收发器横向比较

长时间没有做高速相关的FPGA单板开发,一直停留在GTX和GTP的时代,是时候梳理一下,从Xilinx的7系列到目前的ultrascale系列

开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口

您将学习如何简单地下载并创建Vivado工程,实现ADC EV12AQ600/605的串行接口,并缩短您的开发时间。

在设计文件中,如何确定信号是reg型还是wire型?

当我们使用Verilog时,对于信号定义为reg型还是wire型比较混乱,那么今天我们就来讲一讲如何快速的进行信号定义。

Xilinx SelectIO IP使用说明(一)

本文主要针对Xilinx SelectIO IP的GUI(图形用户界面),对每个参数进行详细解释,理解其中的内涵,快速完成驱动设计。

Xilinx的智能门控时钟技术你了解吗?

时钟门控是一种很好理解的功率优化技术,用于ASIC和FPGA设计,以消除不必要的开关行为。这种方法通常需要设计者在他们的RTL代码中添加少量的逻辑来禁用或取消不必要的活动时序单元--例如寄存器

AMD阐释详细战略以推动3000亿美元高性能和自适应计算解决方案市场进一步增长

AMD公布下一代硬件和软件路线图、扩展应对全新市场的产品组合与策略,以加速数据中心增长并普及AI领导地位

从底层结构开始学习FPGA----LUT查找表

记得刚接触FPGA的时候,总能看见类似这样的一句话----FPGA是基于查找表LUT的可编程逻辑器件。FPGA常常被人比作“数字积木”,就是因为底层资源的丰富和灵活,要做任何“玩具”

AI边缘端加速应用-- 基于Xilinx Kria自适应SOM部署

此次培训将基于Xilinx第一款SOM产品KRIA K26 SOM,专门针对智慧城市和智能工厂中的视觉AI应用,并结合开箱即用的KRIA KV260 AI VISION入门套件实际演示,为您展示如何进行快速自适应SOM开发和加速应用

读取Xilinx FPGA芯片的唯一ID号DNA

用过单片机的朋友都知道,单片机芯片内部都有一串序列号,比如STM32,称之为Unique device ID,是一个96Bit的只读数据。和单片机一样,FPGA芯片内部同样也有ID

Xilinx(赛灵思) CEO Victor Peng:“神奇的事情总发生在多学科交汇碰撞中”

自2018年担任Xilinx公司首席执行官以来,Victor Peng始终强调通过自适应计算加速平台(ACAP)开拓新市场。

从底层结构开始学习FPGA----Xilinx 7 系列 FPGA 的逻辑优势

这篇文章主要是通过介绍7系列与之前产品的对比,来展示7系列产品的基本逻辑单元的优点。

VDMA调试总结

本文介绍了VDMA调试常用方法和一些需要注意的问题。