跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
立足片上 AI 加速提供基于芯片的 TCP/IP 安全性

电子设备无处不在，其中很多都通过开放的未加密 TCP/IP 通道连接。在这样的环境下，安全成为重大隐忧。
TCL语法中的控制流、过程

tcl中的控制和C语言差距不大，包括if、while、for、foreach、switch、break、continue等。
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 按键中断实验

通过 AXI GPIO 检测按键状态产生中断信号，中断控制器检测到中断后，给处理器发送中断请求
从底层结构开始学习FPGA——时钟结构

 7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。
Ubuntu正为AMD Xilinx Kria KR260带来GNOME Wayland支持

Canonical 工程师 Daniel van Vugt，最近对 AMD-Xilinx Kria KR260 和 GNOME Wayland 的协同工作产生了兴趣。
Xilinx 7系列FPGA架构之SelectIO结构（二）

7系列FPGA支持非常宽的I/O电压标准，本文介绍以下典型的I/O电压标准及端接匹配电路
为什么当linux环境中多个MAC在同一子网域内时内核总是通过某一个MAC来发送数据包

这个问题是linux kernel TCP/IP Stack对于同一子网的IP处理方式决定的，严格来说是个linux普遍问题
Xilinx Vivado自带编辑器文字部分出现乱码解决办法

在进行FPGA开发时，常用的代码编辑器比如Sublime，但是最近发现再Sublime中编辑的代码文字部分
KV260-SOM：如何在u-boot里使用ethernet

KV260 petalinux BSP在u-boot device tree中disable了GEM3，也就是说ethernet在u-boot中不建议使用ethernet。
Vivado 打印

之前通过发布的文章是真实的（文章是描述的）命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件
从底层结构开始学习FPGA----FIFO IP的定制与测试

在这篇文章中，已经对FIFO IP核的各个关键因素做了详细的讲解。
创建K26 SOM最小系统

本文介绍如何使用K26 SOM新建最小系统，以及如何解决工程中经常出现的问题。
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 串口发送 Hello World 实验

本节介绍最简单的实验工程，用串口打印helloworld。
以嵌入式智能边缘实现预测性维护

从历史上看，在全面生产环境中，企业最宝贵的资产之一就是机器操作人员的经验，因为他们能预测出何时需要进行维护。
基于SD卡方式批量烧录AES/RSA keys 到 EFUSE\BBRAM中

一种高效的批量烧录AES keys和 RSA Keys 到EFUSE和BBRAM中的方法非常重要
AMD Xilinx 技术日亮点抢先看（一）

关注 AMD Xilinx 技术日。产品更新、技术演讲还有方案展示……更重要的是，在这里可以与各个领域的专家进行面对面的交流与探讨。
从底层结构开始学习FPGA----FIFO IP核及其关键参数介绍

本文对xilinx FIFO IP的参数做详细解读
J-Eye: 疫苗接种机器人中的肌肉注射点智能检测技术

基于Xilinx KV260，利用视觉AI辅助技术，实现2D肌内注射部位检测方案。
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze介绍

MicroBlaze具有多功能互连系统，可支持各种嵌入式应用。
Xilinx 7系列FPGA架构之SelectIO结构（一）

从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用
订阅