本次直播会议我们邀请到了来自 AMD 以及我们的合作伙伴的金融行业专家,共聚一堂与您分享AMD Xilinx 如何满足金融行业对超低时延的需求,以及面向高频交易的加速方案
本视频介绍了此版本中的新功能和增强功能,包括 Versal® 设计的结果质量 (QoR) 改进、基于 ML 的资源估计、面向 Versal 器件的 ML 策略运行以及其他器件支持。
多路选择器MUX是一个多输入、单输出的组合逻辑电路,一个n输入的多路选择器就是一个n路的数字开关,可以根据通道选择控制信号的不同
您将学习如何简单地下载并创建Vivado工程,实现ADC EV12AQ600/605的串行接口,并缩短您的开发时间。
时钟门控是一种很好理解的功率优化技术,用于ASIC和FPGA设计,以消除不必要的开关行为。这种方法通常需要设计者在他们的RTL代码中添加少量的逻辑来禁用或取消不必要的活动时序单元--例如寄存器
记得刚接触FPGA的时候,总能看见类似这样的一句话----FPGA是基于查找表LUT的可编程逻辑器件。FPGA常常被人比作“数字积木”,就是因为底层资源的丰富和灵活,要做任何“玩具”
此次培训将基于Xilinx第一款SOM产品KRIA K26 SOM,专门针对智慧城市和智能工厂中的视觉AI应用,并结合开箱即用的KRIA KV260 AI VISION入门套件实际演示,为您展示如何进行快速自适应SOM开发和加速应用
用过单片机的朋友都知道,单片机芯片内部都有一串序列号,比如STM32,称之为Unique device ID,是一个96Bit的只读数据。和单片机一样,FPGA芯片内部同样也有ID
自2018年担任Xilinx公司首席执行官以来,Victor Peng始终强调通过自适应计算加速平台(ACAP)开拓新市场。