跳转到主要内容
从底层结构开始学习FPGA——时钟结构

 7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。

Ubuntu正为AMD Xilinx Kria KR260带来GNOME Wayland支持

Canonical 工程师 Daniel van Vugt,最近对 AMD-Xilinx Kria KR260 和 GNOME Wayland 的协同工作产生了兴趣。

Xilinx 7系列FPGA架构之SelectIO结构(二)

7系列FPGA支持非常宽的I/O电压标准,本文介绍以下典型的I/O电压标准及端接匹配电路

Xilinx Vivado自带编辑器文字部分出现乱码解决办法

在进行FPGA开发时,常用的代码编辑器比如Sublime,但是最近发现再Sublime中编辑的代码文字部分

为什么当linux环境中多个MAC在同一子网域内时内核总是通过某一个MAC来发送数据包

这个问题是linux kernel TCP/IP Stack对于同一子网的IP处理方式决定的,严格来说是个linux普遍问题

KV260-SOM:如何在u-boot里使用ethernet

KV260 petalinux BSP在u-boot device tree中disable了GEM3,也就是说ethernet在u-boot中不建议使用ethernet。

Vivado 打印

之前通过发布的文章是真实的(文章是描述的)命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件

从底层结构开始学习FPGA----FIFO IP的定制与测试

在这篇文章中,已经对FIFO IP核的各个关键因素做了详细的讲解。

创建K26 SOM最小系统

本文介绍如何使用K26 SOM新建最小系统,以及如何解决工程中经常出现的问题。

基于点云的 3D 对象检测系统

该项目将借助 KV260 上的 PYNQ -DPU 覆盖,从而能够使我们在 LiDAR 点云上进行 3D 对象检测比以往任何时候都更加高效!

从底层结构开始学习FPGA----FIFO IP核及其关键参数介绍

本文对xilinx FIFO IP的参数做详细解读

5G NR中的HARQ机制基本原理

本文主要简述一下在无线通信系统中常用的HARQ机制。注意,在不同的标准中,HARQ传输机制有所不同。

了解ADX4 IP可在任何输入频率和温度下提高ADC的射频性能

本视频教程阐述了如何创建一个Vivado工程,以及如何基于VHDL设计案例和EV12AQ600-ADX-EVM演示板,在Kintex Ultrascale FPGA上实现ADX4 IP。

基于SD卡方式批量烧录AES/RSA keys 到 EFUSE\BBRAM中

一种高效的批量烧录AES keys和 RSA Keys 到EFUSE和BBRAM中的方法非常重要

以嵌入式智能边缘实现预测性维护

从历史上看,在全面生产环境中,企业最宝贵的资产之一就是机器操作人员的经验,因为他们能预测出何时需要进行维护。

Xilinx 7系列FPGA架构之SelectIO结构(一)

从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用

基于 Xilinx Spartan-6 FPGA的MIPI DSI 显示器控制器

MIPI DSI 是一种基于数据包的高速接口,用于将视频数据传送到 LCD/OLED 显示器。在某种程度上,它类似于 DisplayPort,具有更节能(因此更复杂)的物理层

FPGA入门必备学习网站和工具

推荐几个非常不错的学习网站,包括基础语法学习、IP核下载、基本语法联系等

QDMA与driver的问题定位和分析

QDMA的驱动在进行版本升级时,可能会对部分寄存器的数值进行变更,用户如果要进行升级,推荐升级到最新的Vivado和驱动版本。

Xilinx的两款FPGA平台xdma和qdma

之前使用过xdma和qdma,但是未对其流程梳理,今天对其DMA操作流程梳理下,以备记录。