本文对如何在一个工程里例化和使用多个BSCANE2模块做一个简单说明

本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础，将数据速率下限扩展到0 Mb/s。

本视频主要展示如何使用 AMD Xilinx Vitis AI 自定义 OP 流程执行用户定义 AI 模型。

Xilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP，这篇文章主要通过实例来讲解这两个IP的使用方法。

PetaLinux工程会自动下载代码并编译。很多时候，工程师需要修改代码，加入调试信息

全面分享和展示了包括第三代AMD EPYC（霄龙）处理器，AMD Instinct MI100、MI210加速器

数据中心、游戏和嵌入式业务同比均大幅增长，客户端收入低于预期，现金和经营现金流同比增长

演示：使用 Jupyter Notebook 运行结构调试示例。

今天把设备树相关的知识点总结一下，希望以后遇到设备树时，能够自如应对。

本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。

在前面的文章中介绍过复位设计，本文说下软复位设计的一些事情。那何为软复位？

Vitis™ 统一软件平台 2022.2 版已正式发布！主要增强特性包括下列内容

演示：在 Jupyter Notebook 中运行 IBERT 示例。

AMD XILINX 近期全新推出了 Vivado® ML Editions 2022.2 版给工具集带来了多项重大改进与增强功能。

本篇博文旨在演示如何通过 NoC 从 Versal™ 应用处理单元 (APU) 访问 AXI BRAM。

本视频演示：使用 Jupyter Notebook 对内存进行访问。

本文将结合ip example工程来理解transceiver的复位，通过学习记录，力求将其复位过程理解通透

该视频演示了如何从统一安装程序获取硬件服务器和 ChipScope 服务器

徕卡CityMapper-2是徕卡测量系统使用Enclustra Mercury+ XU8模块和FPGA Manager PCIe IP解决方案

Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中