Xilinx的FPGA开发板可以直接调用RAM，其中包括了BRAM和DRAM。

AMD 正在推出越来越多的 CPU 变体。虽然 CPU 用于通用工作负载，但针对各种终端市场的定制正在增加

在本文中，您将了解最常见问题的来源及其解决方案，以及如何将这些思想应用到您的设计中

本文缕缕时钟到底是哪来的，以及要起什么作用

双fifo流水线实现3x1024数组数据按列相加

本文主要介绍使用AXI4S（AXI4-Stream）接口的视频IP细节。

在Petalinux配置工程时，会遇到如下类型文件系统。常用的有INITRAMFS、INITRD和EXT4

第四代AMD EPYC处理器，可提供卓越的性能、业界领先的能效和下一代架构。

在Windows下Vivado默认使用的是2线程，编译较慢。可改为32线程使Vivado可使用更多计算机资源，以加快编译速度

在PetaLinux工程中，与单板相关的UBoot、Linux等模块，经常需要编辑、调试。

本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节

这里介绍一个曾经遇到的案例:软复位处理不当导致寄存器通路挂死的问题

<p>本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。</p>

<p>本文将介绍如何在Vivado中将代码编辑器绑定为第三方编辑器——Vscode</p>

通过MATLAB生成一个COE文件，文件内容为一个周期的正弦波与余弦波

同TX链路一样，RX的复位模式也是包含两种操作，这部分设置都一样

全新 AU7P 和 ZU3T 器件基于 16nm FinFET 工艺，适用于低功耗、高每瓦性能的小型应用。

本篇博客记录移植yolov5模型的整个过程

Vitis-AI提供了大量的预构建模型。这个项目描述了如何利用这些模型来实现车牌识别。

AMD Xilinx 将携手合作伙伴向广大观众展示涵盖 Radio, DU, CU 以及服务器加速卡等众多产品和方案