在有些情况下，设计者需要很好地了解FPGA比特流的内部结构。

本文主要介绍GTX/GTH收发器内部CPLL和QPLL锁相环时钟结构及使用

人工智能和机器学习（AI/ML）产业被划分为各种不同领域，这些领域中具代表性的两种划分为训练与推论

XRT自2021.1更新后，原有的XRT Tool指令发生了一些变化。

最近刚好新项目外场联调需要配置新电脑，因此正好可以用上intel的十三香了

本文介绍在ultrascale+上利用 VCU 和 DPU 实现的智能零售系统

ASIC 和FPGA芯片的内核之间最大的不同莫过于时钟结构。

新的8 GB版本在同样小巧和管脚兼容的外形尺寸之下将存储密度提高了一倍

前面就FPGA性能问题的场景，做了一些定性分析层面的总结

Viettel 选择赛灵思 Zynq MPSoC 和 RFSoC 自适应平台

AMD 首席技术官 Mark Papermaster 带来了好消息：摩尔定律并未失效

PGA TX的交互方式是 FPGA通过GTP收发器的TX数据路径，应用发送数据通过GTP收发器写数据

FPGA的重构有两种类型：完全的和部分的。完全重构将整个FPGA重新编程

随着数据带宽需求的持续增长，数据传输从并行变成串行，收发器的速率越来越高

浪潮信息多款全新服务器支持AMD最新EYPCTM（霄龙）9004系列处理器，能够更好地处理包括虚拟化

本博文主要对GTX/GTH收发器的共享资源进行介绍

PCIe发展至今已经从最初的1.0升级到了6.0，但很多人对于PCIe只知其然而不知其所以然，小编今天就带大家一起来看一看

Vitis是Xilinx SDK的继承开发工具，从Vivado 2019.2版本开始启用

本博文主要对GTX/GTH收发器进行总体概述。

该款计算实例基于阿里云自研CIPU与磐久服务器，搭载AMD公司最新发布的第四代AMD EPYC（霄龙）处理器