下一代 7nm 工艺 Versal 实现 4 路 2MP，2 路 8MP 30FPS 相机，1 路激光雷达，1 路毫米波雷达的数据通道处理

本 Demo 基于 SP701 开发板 +MIPI Camera 模组 +MIPI LCD 模组

本电子书将从当今机器人技术的常见挑战开始向您详细讲述何为机器人？以及目前所存在的设计挑战是什么？

该演示结合了FPGA边缘AI解决方案和带外模块，通过带外远程管理实现自动化缺陷检测。

在对工程进行综合时，出现综合过程中出现中止或者完全不启动综合，类似下图，明明点击综合启动了几分钟

LUT 或 SICE是构成了 FPGA 的区域。它的数量有限，当它用完时，意味着您的设计太大了！

服务器报告硬盘没有空间。执行脚本peta-del-build-temp.sh

什么是MMU？MMU是Memory Management Unit的缩写，这原本是软件内存管理方面的一个概念

Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。

本视频主要演示 WeGo 如何通过在框架内提供分区、量化及编译自动化，帮助提供从训练到部署的增强用户体验

Ultra96-V2 是基于 Linaro 96Boards Consumer Edition（CE）规范、基于 Arm 的 Xilinx Zynq UltraScale +™MPSoC 开发板。

无论是FPGA还是ASIC的开发者，都或多或少地做过代码检视（code review）。

在异步跨时钟域场合，对于控制信号（通常位宽为1bit）常使用双触发器的方式完成跨时钟域操作

实现FPGA 设计最大性能化的一个重要因素是正确的RTL 编码设计。

运行VCK190 TRD的小技巧

Demo 演示了超高清8K视频经过 HDMI2.1 接口在Xilinx 平台上的输入和输出实现

今天我们就来详细分析一下，这个约束应该如何使用。

掌握ui-fdma和ui_fdmadbuf在视频采集方案的应用,掌握多个AXI-FDMA同时传输视频的同步解决方法

以前从来没有这么细扣过，认识比较肤浅，通过几天对Xilinx IP核的仿制，对异步FIFO有了更深刻的认识。

面向下一代对图像和视频的处理需求，科通与提供商共同在ISP和无线视频传输方面推出解决方案