近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重要。

这两天，我第一次到xilinx的官方论坛去问问题，因为这几天有一个问题困扰着我，以前怎么注意的地方

本文档参考自Vitis Unified Software Platform Documentation Application Acceleration Development-UG1393 (v2020.2) .

如果你有关注市面上的一些DPU公司的话，你会发现他们面世的时机都比较一致，都是在云服务基础设施开始急速扩大规模之际

以上升沿锁存为例，建立时间（Tsu）是指在时钟翻转之前输入的数据D必须保持稳定的时间。

本应用说明提供了一个使用外部CPU编程QSPI闪存的参考设计。

本文就跟大家分享如何使用Xilinx AXI VIP对自己的设计搭建仿真验证环境的方法。

Vitis 视觉 AIE 设计方法有助于设计人员利用 Vitis 视觉 AIE 库的功能，该功能主要针对 Versal 自适应计算加速平台 (ACAP)

分享如何使用Xilinx ZYNQ Ultrascale+ MPSoC的PS端原生DP接口实现LIVE模式输出3860*2140,30Hz视频。

AMD首席执行官 Lisa Su 博士近来在接受挪威主权财富基金采访时分享了她对公司当前业绩、整个行业以及员工生产力重要性的看法

本设计使用 Zynq7020 芯片采用自制的 双 hdmi 拓展板，结合 FPGA 与 ARM 的优势。在硬件层面分为加密端和解密端

使用KR260 PetaLinux 2022.1 BSP创建工程后，使用产生的wic文件烧录tf卡，Linux启动报告错误

来自两位开发者的新工作流工具，使得一枚普通的 FPGA、能够实现较传统 x86 处理器更惊人的效率提升

对于 ZCU111 rev 1.0 EVB 而言，如果 VADJ 值在 SCUI GUI 中配置为 1.8V（或保留默认值）

Linux 下应用程序要通过设备驱动程序来访问外设。这就需要在设备树中添加设备，并且编写设备驱动程序。

IDC于近日发布了《Market Glance：中国AI大模型市场概览，2022》报告，展示了中国AI大模型市场的构成和格局

多掌握的技能总是会派上用场的时候，这里我又要用VB.net来方便自己的调试。

ClockMatrix器件为AMD RFSoC DFE开发平台和O-RU参考设计提供同步及软件解决方案

任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本

如今，企业越发需要时刻做好弹性调整准备，在保持有竞争力价格的同时，还要满足用户意外需求，这是一大挑战