跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD收购Enosemi：加速共封装光学布局，重塑AI系统互连新格局
高速串行接口调试难？XSBERT一键搞定误码率与眼图扫描！
中低功耗 FPGA 战局升温：Microchip 与 Lattice 的“性价比较量”
在 FPGA 上快速构建 PID 算法
作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。
2022-10-31 |
FPGA
,
PID算法
Xilinx FPGA资源解析与使用系列——Transceiver（二）环回模式
Transceiver的环回功能对于调试和定位问题非常重要。环回有四种模式
2022-10-31 |
FPGA资源
,
Transceiver
Power Design Manager 2022.2 简介
了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。
2022-10-28 |
PDM
,
每日头条
,
Versal
Vivado联合Modelsim软件安装和仿真库编译
Vivado hls工具与Vitis统一软件平台的出现和发展，突破了以往使用FPGA进行设计时，使用语言HDL语言进行设计实现的瓶颈
2022-10-28 |
undefined
基于Zybo Z7的图像处理加速项目
在这个项目中，我们将创建一个简单的函数，将彩色图像转换为灰度图像
2022-10-28 |
Zybo-Z7
,
图像处理
,
每日头条
Xilinx FPGA资源解析与使用系列——Transceiver（一）参考时钟解析
从IP核的时钟配置来学习transceiver的参考时钟架构细节
2022-10-28 |
Transceiver
,
FPGA设计
如何使用2022.1版本工具链实现ZCU102 USB启动（下）
由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，本文介绍WIN10下dfu-util的操作步骤
2022-10-27 |
ZCU102
,
每日头条
FPGA处理浮点数
通过阅读IP手册可以知道，该IP支持的很多种浮点数计算，今天主要介绍最简单的加法操作
2022-10-27 |
浮点数
,
IP核
PCIE项目中AXI4 IP核例化详解
本工程实现PCIE的8通道速率2.2GBps通信，并验证数据的正确性
2022-10-27 |
PCIe
,
AXI4
,
IP核
FPGA开发中RAM的使用方法以及细节技巧
说到 FPGA ，不得不提的是存储器，当我们做相关项目时，经常会遇到存储数据的问题
2022-10-27 |
FPGA开发
,
RAM
只需1小时，轻松玩转视觉AI？Xilinx Kria KV260视觉AI套件评测
视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在
2022-10-26 |
视觉AI
,
KRIA
,
kv260
,
每日头条
以自适应计算提升机器人效率
随着机器人专家不断面临传统处理器架构带来的局限性，他们需要定制化和并行性来应对未来的性能、数据安全和运行安全挑战
2022-10-26 |
自适应计算
,
机器人
系列研讨会｜基于 AMD 赛灵思自适应平台的 Vitis AI 开发
本次开发者网络研讨会系列将分为三个章节，将分别演示如何集成深度学习处理单元
2022-10-26 |
Vitis-AI
,
研讨会
vivado使用——如何用脚本添加文件
在使用vivado的过程中，如何添加设计文件？
2022-10-26 |
Vivado
,
Tcl脚本
如何使用2022.1版本工具链实现ZCU102 USB启动（上）
本文依据2022.1版本工具链的特性，对UG1209（最新版本为2020.1）中介绍的USB BOOT启动步骤做了修改
2022-10-25 |
ZCU102
,
2022.1
,
每日头条
,
UG1209
‹‹
455 中的第 166
››
