徕卡CityMapper-2是徕卡测量系统使用Enclustra Mercury+ XU8模块和FPGA Manager PCIe IP解决方案

Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中

会议分享内容包括 AMD Xilinx 的Versal™ ，RFSoC ，Zynq™ UltraScale+ ，Kria™ SOM 等新产品系列的介绍

对于FPGA设计，传统设计都是一个FPGA一个设计，产生一个Bit文件。这就是完整bit文件（full bit）

本视频简要介绍了全新 ChipScoPy API。

在平时工作中，经常会听到哪个FPGA或者某个芯片包含了几百万门，每次听到这种数字，很多FPGA工程师都会一愣一愣的

FPGA职业生涯可以怎么划分？是很多刚入门的FPGA新手们很陌生的一个话题。

本视频介绍了 ChipScoPy API 的安装过程，包括官方 python 安装、获取最新版本的 ChipScoPy API 以及在 Windows PC 上安装

在数字系统设计中，我们传统上都认为，应该对所有的触发器设置一个主复位，这样将大大方便后续的测试工作

作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。

Transceiver的环回功能对于调试和定位问题非常重要。环回有四种模式

了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。

Vivado hls工具与Vitis统一软件平台的出现和发展，突破了以往使用FPGA进行设计时，使用语言HDL语言进行设计实现的瓶颈

在这个项目中，我们将创建一个简单的函数，将彩色图像转换为灰度图像

从IP核的时钟配置来学习transceiver的参考时钟架构细节

由于UG1029已经对LINUX下dfu-util的操作步骤做了详细说明，本文介绍WIN10下dfu-util的操作步骤

通过阅读IP手册可以知道，该IP支持的很多种浮点数计算，今天主要介绍最简单的加法操作

本工程实现PCIE的8通道速率2.2GBps通信，并验证数据的正确性

说到 FPGA ，不得不提的是存储器，当我们做相关项目时，经常会遇到存储数据的问题

视觉AI应用发展至今，已经遍地开花，你能想到的或想不到的地方，它都存在