无论是搞FPGA还是ASIC的工程师，都知道代码完成了要搞单元仿真（UT），但是怎么搞？

Zynq UltraScale+ 的目标参考设计为经过全面验证的设计模块提供单独的知识产权和系统基础架构块

kr260已经推出，出货周期20周以上，这里给大家总结一个资料阅读路径

在开始介绍FPGA之前，让我们来回顾一下学过的嵌入式软件开发吧

本 Demo 基于 Vitis™ AI 和 Vitis™ Video Analytics SDK（VVAS），对视频处理的全流程进行加速。

FPGA开发中经常会用到LVDS信号，本文分别介绍intel fpga和xilinx fpga的LVDS信号处理方法。

AMD Pensando高性能分布式服务卡目前已在超级系统厂商、云服务提供商和企业中大规模部署

将CNN和RNN两种不同模式的深度学习神经网络同时运行在Versal® AI Core VC1902平台上。

同步FIFO中的一些关键信号说明

使用命令“sudo dpkg-reconfigure dash”，更改系统默认sh工具为bash，能解决问题

这些解决方案能够使用单个芯片针对不同的解决方案特性进行编程，可为客户带来易用性、灵活性

使用本指南开发和评估针对VPK120板上的Versal® ACAP XCVP1202器件的设计。

使用“wic cp”命令,在Linux Host和wic文件的分区之间，复制文件。

数字电路根据逻辑功能的不同特点，可以分成两大类：组合逻辑电路与时序逻辑电路

AnDAPT 的自适应多轨电源平台 (AmP) PMIC 是基于 SRAM 的可编程电源芯片，此架构是为 FPGA提供纷繁复杂电源轨的门票

VPK120 评估套件配备 Versal® Premium 系列 VP1202 ACAP，可提供与多种高速连接选项配对的功耗优化型联网内核

Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。

JESD204B 标准中定义的确定性延迟机制要求多帧大小大于链路上的最大可能延迟。

AMD 正在将其 smartNIC 推广为一种灵活高效的 SOC，它在适当的情况下利用固定逻辑 ASIC 技术

大家使用xilinx的多die FPGA时，或多或少的都遇到过时序收敛问题，那么对于多die的FPGA我们应该如何做好设计了。