无论是FPGA还是ASIC的开发者，都或多或少地做过代码检视（code review）。

在异步跨时钟域场合，对于控制信号（通常位宽为1bit）常使用双触发器的方式完成跨时钟域操作

Ultra96-V2 是基于 Linaro 96Boards Consumer Edition（CE）规范、基于 Arm 的 Xilinx Zynq UltraScale +™MPSoC 开发板。

本文将探讨如何以 Zynq UltraScale 器件上的 IP 核为目标，使用 Python 来创建一些强大的应用和实用工具。

本 Demo 基于 SP701 开发板 +MIPI Camera 模组 +MIPI LCD 模组

实现FPGA 设计最大性能化的一个重要因素是正确的RTL 编码设计。

运行VCK190 TRD的小技巧

Demo 演示了超高清8K视频经过 HDMI2.1 接口在Xilinx 平台上的输入和输出实现

今天我们就来详细分析一下，这个约束应该如何使用。

掌握ui-fdma和ui_fdmadbuf在视频采集方案的应用,掌握多个AXI-FDMA同时传输视频的同步解决方法

以前从来没有这么细扣过，认识比较肤浅，通过几天对Xilinx IP核的仿制，对异步FIFO有了更深刻的认识。

面向下一代对图像和视频的处理需求，科通与提供商共同在ISP和无线视频传输方面推出解决方案

无论是搞FPGA还是ASIC的工程师，都知道代码完成了要搞单元仿真（UT），但是怎么搞？

Xilinx LogiCORE IP快速傅立叶变换核实现了Cooley-Tukey-FFT算法，这是计算离散傅立叶变换（DFT）的有效方法

Zynq UltraScale+ 的目标参考设计为经过全面验证的设计模块提供单独的知识产权和系统基础架构块

kr260已经推出，出货周期20周以上，这里给大家总结一个资料阅读路径

在开始介绍FPGA之前，让我们来回顾一下学过的嵌入式软件开发吧

本 Demo 基于 Vitis™ AI 和 Vitis™ Video Analytics SDK（VVAS），对视频处理的全流程进行加速。

FPGA开发中经常会用到LVDS信号，本文分别介绍intel fpga和xilinx fpga的LVDS信号处理方法。

将CNN和RNN两种不同模式的深度学习神经网络同时运行在Versal® AI Core VC1902平台上。