通过属性或者约束可以访问7系列FPGA I/O资源某些特性。本文我们介绍和I/O资源相关的属性和约束

这个专栏，我会从时序分析、时序约束和时序收敛3个方面来一起学习基于Xilinx FPGA和Vivado开发平台的FPGA时序相关内容。

在FPGA编码的时候，如果多使用生成块语句，敲代码的时间大大减少。但是，代码的可读性会更高。

12代酷睿CPU在win10、11下一些问题经过的解决方法（经过实践的）

array命令：可以查询一个数组变量中已经定义的元素的信息。

本文讨论的声纳发射器是一个相控阵发射器，能够发射10Khz至100Khz的频率。该系统采用了一个发射器模块阵列，每个模块能够驱动8个声纳传感器。

本文主要是和DDR的对比，对项目前期的选型做一分析。

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪

在KV260单板中有一个IIC控制的4选1路开关芯片TAC9546A，使用时通过IIC设置该芯片选择IIC通道，PS中输出一路IIC可以控制4路IIC设备。

这篇文章主要是通过介绍7系列与之前产品的对比，来展示7系列产品的基本逻辑单元的优点。

tcl脚本提供了错误和异常处理机制，error可以看做是异常的特例，毕竟导致脚本被终止，除了error还有break、continue、return等。

在6月9日的财务分析师日上，AMD公司发布了新的产品路线图，其中也包括新近吸纳的赛灵思与Pensando的各自技术发展思路

本教程将使用ZCU102开发板运行xdpdma例程，程序可以在显示器上显示默认画面。并总结了使用该例程时经常遇到的问题。

在上一篇关于HBM的介绍中，详细介绍了HBM的架构和配置，这里再记录下HBM另一个重要的特性——性能。

Xilinx 7系列FPGA具有灵活的内部存储资源架构，可以可配置为各种不同的尺寸。本文详细解释了这一特性，并阐述了如何进行资源与性能之间的权衡取舍。

利用 UART IP 以及 AXI Interrupt Contriller IP 实现通过串口发送数据产生中断，控制器接收到中断并将串口发送出来的数据重新通过串口打印出来

最近在xilinx Virtex® UltraScale+™系列的芯片上使用了HBM，发现相比传统的DDR，还是有很多不错的地方，这里对HBM的使用做一个简单的总结。

相较三星传统SSD固态硬盘，CPU利用率可高达97%，处理时间减少逾50%，功耗降低70%。

tcl对于文件的操作还是比较强大的，通过一些命令可以对文件进行一些操作。

锁相环是一种控制反馈电路。PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能