本文介绍Xilinx FPGA外接DDR3时钟相关参数及配置。

我准备在 PYNQ 中创建一个 MIPI 成像平台，我们可以借此使用它来探索 Vitis 视觉库。

基于vivado2020.1和zcu102开发板(rev1.1)开发项目，工程涉及DDR4（MIG）和PL端多个读写接口交互的问题，通过AXI interconnect进行互联和仲裁（采用默认配置）。

6 月 19 日，CVPR 2022 即将举行。在今年的会议上，来自北京的 AMD AI 研发团队再次入选两篇论文——《动态稀疏 R-CNN》和《用于细粒度视觉分类和目标重识别的双重交叉注意力学习》

光学器件、图像传感器和接口有多种选择，以适应许多应用。今天，我们将解决您在构建嵌入式视觉系统时必须做出的最关键选择之一：选择合适的接口。

DisplayPort是由美国视频电子协会在2006年5月提出的一种新型的数字显示接口规范，主要用于在源端Source和设备端Sink之间传输视频、音频、USB以及其它格式的数据信息。

本文介绍DDR3控制器（MIG）各个时钟的含义

PCIe 仿真需要Endpoint 模型和Root Port 模型协同工作。用户一般可以采用购买BFM/VIP 来模拟对端模型也可以自己设计对端模型

远程调试在整机调试时是很有必要和方便的，今天带给大家一个通过无线wifi下载调试fpga的一种方法

在工业应用中传输信息可能具有挑战性。在这个项目中，让我们看看我们如何使用 FPGA 和 RS485 做到这一点。

考虑到很多客户对于FPGA的基础知识掌握不够扎实，也不是每个客户的悟性都非常高，所以准备在原来的FPGA基础入门10个课时基础上再增加一些demo，给大家FPGA学习使用。

AMD将HPC基金与Xilinx异构加速计算集群（HACC）计划相结合，增加7 Petaflops超级计算机容量以推动突破性研究

本文我们介绍下DDR3的基础知识，涉及DDR3管脚信号、容量计算、重要参数介绍内容

本文就针对IP设计中注意事项、有用策略及FPGA原型设计等进行简要说明。

在今年的FCCM会议上，德国TU Darmstadt和Reutlingen University联合发表了一篇CCIX相关的文章，该文章使用CCIX作为FPGA与Host之间的接口，并详细评估了CCIX与PCIe之间的差异

Xilinx系列FPGA，包含两种RAM：Block RAM和分布式RAM（Distributed RAM），他们的区别在于，Block RAM是内嵌专用的RAM，而Distributed RAM需要消耗珍贵的逻辑资源组成。

本视频将介绍基于VCK190开发工具的ESIstream Versal开发包，帮助您熟悉其使用方法并加速您的开发流程。

SwitchBack 团队使用 KV260 视觉 AI 入门套件和 Kria™ SOM 来添加 AI 功能和视觉辅助功能，以确定对手机器人并旨在实现前所未有的自主权和准确性水平。

Vivado®Design Suite提供了几种可能影响I/O和时钟规划的器件规划功能。例如，FPGA配置方案、约束、配置电压方式都会影响I/O和时钟规划。

本视频涵盖了 AMD-Xilinx 2022.1 版嵌入式软件环境中的新增功能和更改。