跳转到主要内容
直播预告 | 围观中电港AI+机器视觉在线研讨会,看赛灵思如何快速部署AI推断

2022年4月8日10:00-12:00,AMD-赛灵思高级产品市场经理王宏强先生将带来主题演讲:如何用赛灵思VCK5000 AI引擎实现全线加速

Versal HBM 系列现已出货!

从数据中心到边缘部署,我们的 7nm Versal® 自适应计算加速平台( ACAP ) 产品组合持续在多个行业迎来重要里程碑。今天,我们很高兴宣布,Versal HBM 系列现正面向早期试用客户出货。

PCIe Tandem PROM 方法

实际使用中,Tandem PROM最为简单,Tandem PCIe由于允许通过PCIe进行重配置,因此在服务器领域最为常用。本文只介绍Tandem PROM方式。

谈谈IBERT在串行高速接口测试中的使用

我们一直推荐用户在FPGA板卡硬件调试中使用IBERT测试transceiver,以便于排除电源、参考时钟和连接介质的问题,确保transceiver可以正常进行用户需要的高速串行设计调试。

KV260编译SmartCam应用

在KV260 AI入门开发套件简介中提到KV260有四个参考例程,smartcam是其中之一,下面介绍一下如何使用Petalinux编译smartcam应用,以及如何编译smartcam,使用vivado打开工程。

【工程师分享】使用命令“petalinux-devtool modify”获取BSP相关的代码

在PetaLinux 2020.1时分享了在PetaLinux里为模块创建补丁。现在使用PetaLinux 2021.2, 发现类似命令会报告错误。

可编程器件在下一代安全设备和防火墙中的重要性

下一代防火墙安全设备需要具有高处理能力的高级安全方案和威胁防御措施,以及恶意软件检测功能。

跨时钟域(CDC)设计方法之单bit信号篇(一)

FPGA内容的设计大都是以同步电路为基础,而同步电路的触发则需要统一时钟。时钟信号彷佛是电路的“心跳”,统一给“被管理的”触发器提供血液

快速上手Xilinx DDR3 IP核(4)——把MIG IP核封装成一个FIFO(下)(Native接口)

本文将把Xilinx的MIG IP核DDR3的Native接口进行二次封装,将其封装成一个类似FIFO的接口,使其应用起来更加方便简单。

直播:MATLAB+VITIS加速算法及应用在FPGA/ACAP上实现

本次研讨会将介绍在建立 MATLAB/Simulink模 型之后,如何从模型层级进行优化,得到 HDL 代码、与 HDL 仿真器进行联合仿真、硬件在环仿真。

如何使用 EZmove 传输文件

我需要将文件安全地发送给 Xilinx 工程师。 如何使用 EZmove 将文件发送给 Xilinx 工程师?

HDMI_1.4_2.0_TX_Subsystem_IP介绍和基础debug建议

Xilinx HDMI 1.4/2.0 TX的解决方案是由HDMI 1.4/2.0 Transmitter Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成, 在板上, 还有SN65DP159被用作TMDS level shifter

【工程师分享】VCK190 PCIe QDMA 通用数据传输参考设计

目前在X86机箱里插VCK190测试。X86、PCIe Host、Host都是指X86运行的Linux环境。Versal、Endpoint、A72都是指A72运行的Linux环境。Endpoint有时使用EP来简化。

FPGA与X86 CPU高速通信的几种方案

本文介绍FPGA与X86 CPU高速通信的几种方案

HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议

Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成,在板上,由外部电阻来实现TMDS level shifter,还有TMDS181作为retimer

面向低轨通信小卫星的物联网平台的QLS1046-Space使高性能协议变为现实

本文将介绍一种新型的小型LEO通信卫星的架构,通过实现RL LEOnida解决方案和嵌入式解调算法来提高终端和卫星之间的通信性能。

Vivado HLS - 如何实现浮点累加的PIPELINE II=1?

如何实现浮点累加的PIPELINE II=1?

UltraScale FPGA BPI 配置和闪存编程应用说明 (v1.2)

本文描述了UltraScale™ FPGA的BPI配置和闪存编程技术。

通过 P4 插件实现面向未来的 SmartNIC 加速

在本视频中,我们将演示 Xilinx Alveo SN1000 SmartNIC 自适应架构如何使客户能够通过易于使用的 P4 可编程框架自定义应用数据路径。

SmartNIC 助力充分发挥数据中心优势

借助基于赛灵思自适应计算平台的SmartNIC,您的数据中心将更高效、更可盈利、更灵活应变并且更安全。