该演示展示了 Xilinx DPD 性能，分别来自 Ampleon 和 Wolfspeed 的高功率驱动器和末级 PA。该演示展示了 Zynq RFSoC DFE 以及 Xilinx 最新 DPD IP 如何线性化用于 C 波段的高功率宏系列。

每个新处理器都声称是最快，最便宜或最省电的，但是如何衡量这些声明和支持信息呢？

了解 Zynq Ultrascale+ MPSoC 的快速数据处理如何帮助 Elinvision 捕获人脚的准确测量值。

WWG（有线/无线通信部）执行副总裁兼总经理 Liam Madden 将与大家探讨如何灵活利用自适应计算提供的解决方案来适应 5G 基础设施的演进。

本文将为大家介绍FPGA原型验证的魅力，以及贸泽电子在售的极具市场竞争力的FPGA产品和相关的开发套件。

DDR接口信号分为DDR对外接口信号、用户应用接口信号和读写控制信号。对外接口信号直接与DDR芯片连接，用户应用接口信号为DDR控制器IP输出信号

本文描述了针对Versal® ACAP的PID控制器设计与模型合成器。

本文说明了在Xilinx® Versal® AI Core器件上实现任意重采样的情况，其中控制器在可编程逻辑中，而繁重的计算被映射到AI引擎中。

Vitis视觉库是一个FPGA加速视觉功能的集合，类似于OpenCV中的功能。虽然这些内核的实现并不依赖于OpenCV，但许多视觉库的功能都提供了示例设计测试平台，使用OpenCV来演示加速内核的功能。

最近几天读了Xilinx网站上一个很有意思的白皮书，名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前设计中很少注意到的一些细节

在本文中，我们以vivado自带综合器为例、以verilog为编程语言，看看如何理解和利用警告信息排除代码中的小bug。

本文章探讨一下FPGA的时序约束步骤

AMD/Xilinx 发布了其 VCK5000 AI 推理卡的改进版本以及一系列直接针对 Nvidia 的 GPU 产品线的竞争性基准测试。AMD 表示，新的 VCK5000 的性能是早期版本的 3 倍，并且 TCO 是 NvidiaT4 的 2 倍。

为了便于修改Linux kernel代码，使用下面命令对Linux kernel代码进行格式重排。

Xilinx AlveoM数据中心加速卡旨在满足现代数据中心不断变化的需求，在常见的工作负载上提供比cpu高达90X的性能提高，包括机器学习推理、视频转码、数据库搜索和分析

要了解智能网卡（SmartNIC） 是什么，我们需要从基本的网络接口卡 (NIC) 开始说起。

Ranovus 与AMD共同展示了一个模块，该模块结合了前者的Odin Analog DriveCPO 2.0和被已AMD收购的赛灵思研发的800G运行Versal ACAP。

Vitis HLS 对 C 语言的支持与 Vivado HLS 工具不同。本文描述了Vitis HLS工具的C语言支持能力。

在此视频中，我们展示了一个 Xilinx 实时视频服务器一体机参考架构，该一体机使用 8 个 Alveo™U50 数据中心加速卡构建。

Vitis HLS 的 2021.1 GUI 中添加了许多新功能。请参阅下面的详细信息。