基于这些观察，机器学习的计算历史被划分为三个时代——前深度学习时代、深度学习时代和大规模时代。本文总结了用于训练高级机器学习系统快速增长的计算需求。

办公室有VCK190单板，运行在SD启动模式下，能进入Linux。但是现在在家办公，不能更改VCK190单板启动模式。

在开发过程中，有时候会根据一些实际情况在U-BOOT阶段完成一些外设的初始化，或者实现一些功能应用。本文给大家介绍一下如何在u-boot中通过增加自定义的command方式来达到这一目的。

在ZYNQ-7000或MPSOC的调试过程中，当我们打算通过JTAG把PL中的一些运行状态显示出来，通常会在PL中加上Debug ILA的方式来解决。

作为赛灵思 FPGA 和自适应 SoC 上最综合全面的基于软件的 AI 加速解决方案，2.0 版本的 Vitis AI 解决方案更易于开发者使用，给边缘和数据中心带来进一步的性能提升。

本人业余搞FPGA开发的同时，还喜欢研究生产力工具，包括硬件和软件的，电脑就是重中之重，恰好今年手中有个还算比较大FPGA工程，综合一次相当费时，索性把以前记录的

本文详细描述了ZCU670板的功能。使用本指南可以在ZCU670板上开发和评估针对Zynq® UltraScale+™ RFSoC的设计。

AMD 已为一种处理器申请了专利，该处理器具有堆叠在其 I/O 芯片 (IOD) 顶部的机器学习 (ML) 加速器。该专利表明，AMD 可能正计划构建具有集成FPGA 或基于GPU 的机器学习加速器的专用或数据中心系统级芯片 (SoC)。

使用下列脚本，可以通过JTAG实现VCK190的Linux启动。

本文对VDMA模块功能、性能、寄存器和软件编程方法进行简要介绍。

有关安全特性的示例十分广泛，从拒绝错误的用户输入、在特定条件下立即停止输入，到发出的各类警报，再到向邻近设备发出指令，不一而足。

本文将对如何生成patch以及在petalinux工具中应用patch做一个整理

将面向专门用于卷积神经网络的可编程引擎DPU，并基于边缘端MPSOC器件（以官方ZCU104平台为例），引领开发者快速搭建基于Vitis AI的DPU开发环境

本视频介绍了套件中包含的主要板载组件和附件，并演示了如何对下一代 O-RAN 5G NR 架构进行原型设计。

该套件搭载 ZU67DR，是业界率先实现 8T8R、400MHz 瞬时带宽（ IBW ）的灵活应变单芯片 O-RU 解决方案。

使用hdmi-rx, vpss, frmbuf_write，设计了video输入的pipeline。使用PetaLinux基于XSA做了linux，编译成功，启动也成功。

上一篇文章我们讲到7系列FPGA的时钟结构，这篇文章我们来看下clock region内部都有哪些东西？

现在有许多其他的传感器技术，可以完善或增强传统相机的功能。在本文中，我们将讨论其中三个常见的机器视觉技术。

该视频介绍了 Xilinx 大学计划。

本文介绍如何自己编写AXI4-Stream slave类型的图像源。