本视频介绍了可编程逻辑 (PL) 电源管理。PL 时钟控制是最有效的电源管理方法。

Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台，在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)、FPGA逻辑、完整的ARM处理器子系统和高速收发器等。

6月28日，10:00 – 11:30。AMD 工业与视觉系统架构师，翁羽翔将座客直播间与您详细介绍我们最新发布的 KR260 机器人入门开发套件。

6月9日，上午10:00 – 11:30, AMD Xilinx 携手iWaySense 举行线上直播《看 FPGA 如何赋能传统汽车后视镜》与大家共同探讨这个即将开启的千亿级规模的汽车前装市场。

本文以JTAG to AXI Master调试AXI BRAM 控制器举例说明 JTAG 到 AXI Master 的使用方法。

作为一款面向机器人的可扩展、开箱即用型开发平台，Kria KR260 协同现有的 Kria K26 自适应 SOM，能提供无缝的生产部署路径。

之前我们已经对“FPGA开发板”和“原型验证系统”做了详细的对比，在下篇中，我们将继续进行 FPGA原型验证系统和Emulator硬件仿真器的比较。

最近，在ACM的FPGA 2022会议上发表了一篇题为“RapidStream: FPGA HLS设计的并行物理实现”的论文，论文中描述了一种非常有趣的方法，通过FPGA设计软件推动HLS设计更快地运行在多核处理器上。

本视频提供了在 MPSoC GPU 上实现 Linux 运行时电源管理的示例。

为了帮助医生更好地识别和定位病灶，厂商不断提高内窥镜的分辨率，人体医疗内窥镜的分辨率从1080P逐渐发展到如今的4K。

如何获取Xilinx FPGA的Device DNA呢，下面我从JTAG和调用源语两个方法说明，并开放核心代码供大家参考。

本视频简要介绍面向EV12AQ600/605 ADC的ADX4和ADX2 IP。

面向不同应用，Versal家族有AI Core, AI Edge , AI RF，Prime, Premium，HBM，六个系列、名字看起来是不是十分复杂？今天让我们来和您好好唠唠Versal系列这兄弟姐妹六系列！

在Vivado里，可以从Block Design导出TCL脚本，保存工程。之后可以从TCL脚本恢复工程。导出的TCL脚本中，可能不包含用户IP的路径信息

本文主要介绍时钟及I/O规划的各个阶段及流程要点。

AMD收购赛灵思的目的在于将其差异化IP集成到公司未来旗下的CPU中，Xilinx无论是从丰富的计算引擎还是其AI引擎技术都能让AMD在服务器CPU市场上扩大影响力

Kria KR260 入门套件能够快速开发用于机器人和工业自动化的硬件加速应用。与基于 GPU 的解决方案相比，带来显著的生产力、单位功耗性能提升和时延下降

本直播将为您详细介绍在 AI Benchmark 的测试中能达到90%以上的计算效率的 AI 芯片，以及如何使用 VCK5000 加速 AI计算的设计方法和设计资源。

采用任意精度数据类型，可以在获得相同精度的运算条件下，运算速度更快且使用更少的资源。

本文我们介绍FPGA外设DDR2/DDR3硬件设计相关内容，包括PCB板层数估计，信号端接、信号完整性及时序考虑等问题。