在Vivado中，可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错

本文描述了Xilinx®针对Open RAN无线电的解决方案。

同步电路系统设计将系统状态的变化与时钟信号同步，并通过这种理想化的方式降低电路设计难度。同步电路设计是FPGA设计的基础。但是伴随着集成电路的微缩化和大规模化，同步式电路的一些问题也显现出来。

让我们一起看一下全国大学生FPGA创新设计竞赛（FPGA创新赛）和中国研究生电子设计竞赛（研电赛）这两大赛事中的三个优秀作品

使用 Vivado 2021.1 或更高版本实现的所有 Versal 集成内存控制器接口都支持 2D 眼图扫描功能。2D Eye Scan 可用于检查每个字节通道的健康状况，并允许图形比较以快速识别布局和开发板相关问题。

我们常说一句话：工欲善其事，必先利其器。作为一名FPGA工程师，我们的任务就是把某些特定的逻辑行为雕刻到FPGA芯片上，通过设计逻辑电路达到预期目的。

以前为ARM64编译软件包，直接在Makefile里指定交叉编译器、sysroot的路径，就能成功编译。

在 2021 OCP 大会上，Xilinx 网络与计算存储产品部负责人 Kartik Srinivasan 做了报告。该报告概括介绍 Xilinx 如何将异构加速引擎结合起来，为满足数据中心网络的动态需求提供最高效方法。

在 Zynq UltraScale+ MPSoC/RFSoC 器件中，Linux CPU Idle 默认启用。启用后，Linux 会在 CPU 内核空闲时关闭它们（与 WFI 相对）。当连接xsdb时，这可能会导致问题。

2022年PYNQ社区将推出更多易用的overlay帮助更多的年轻人入门AIOT，FPGA和软硬件设计。

RIFFA 是一种开源通信架构，它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道，RIFFA 在 CPU 端拥有一系列软件库，在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能（Scatter-Gather DMA）进行测试。

在开发FPGA绑定管脚时，经常会看到HP Bank、HR Bank和HD Bank，它们分别是什么意思？分别可以适用于哪些应用个？ 

人工智能、 5G 和车联网技术的发展，正在重新定义未来汽车的安全和人机交互体验。与此同时，各种智能驾驶技术的迭代与部署也日益加速。

本篇文章将会介绍新产品特性，具体包括模型、软件工具、深度学习处理单元以及最新的性能信息。

IP是什么？简单来讲，IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子，然后拿出来给别人用。那什么又是黑盒子？黑盒子就是你看不到里面的东西，你只能看到外面的接口。

本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别，并部署运行在ZynqMP开发板上，来熟悉Vitis AI的工作流程。

想在Windows下完成Xilinx基于Linux的整套开发编译链？觉得虚拟机还是有各种不便？使用WSL2的时候遇到了各种问题？

PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像，此次发布中，Linux部分采用了Kria SoM官方的Ubuntu Linux镜像，所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像

FPGA综合和物理实现工具产生许多种报告,包含了错误和警告、逻辑利用、设计频率、时序、时钟等信息。需要设计者了解大量有关设计工具的知识才能阅读报告,以及迅速找到所需信息

本方案是一个基于 FPGA 的二进制时钟，使用 GPS 作为时间参考。