老鸟的姿势学起来，用脚本进行modelsim仿真

所有工具和参考设计使用2021.2。X86编译主机的操作系统是Ubuntu 18.04.6 LTS。

先从运行一个创建一个项目开始吧。

赛灵思 Versal® 套件计算加速平台 (ACAP) 设计方法论是帮助 Versal 设计流程的一整套计算实践。这必须让用户进行这些设计的操作下载能力和复杂性，因此通过特定的步骤设计任务确保设计完成并成功完成。

ZCU104 开发板基于Xilinx 公司Zynq UltraScale +XCZU7EV-2FFVC1156 MPSoC器件设计，支持嵌入式视觉使用案例的许多常见外设及接口

过去几年里，计算行业见证了数据的大规模爆发以及机器学习（ ML ）与 AI 应用的激增。其结果是对更高吞吐量和实时计算能力愈发强烈的需求，与此同时还要保持灵活应变能力，以便跟上不断演进的工作负载需求和不断变化的协议。

AMD 周一宣布完成了对 Xilinx 的收购，创建了一家可以提供各种类型计算设备的公司，当中包括 CPU、GPU 和 FPGA。此举将帮助 AMD 继续扩大其在数据中心领域的影响力

在Ubuntu 18.04下使用Vivado Jtag加载FPGA，发现找不到器件。

AMD今天宣布以全股份交易（all-stock transaction）方式完成对赛灵思（Xilinx）的收购。

在解答相关问题的时候有碰到过cl_invalid_work_group_size的错误，然后通过报错信息在XRT

本文介绍了当MicroBlaze包含在DFX可重构模块（RM）内时，更新MicroBlaze Block RAM的内容。

这种眼动追踪辅助技术可用你的眼睛创建一个交流工具来增强运动控制。通过校准眼球运动，该技术使用人工智能来跟踪角膜反射和瞳孔定位。 通过交互式演示，您可以进行校准，然后玩各种展示眼动追踪技术的游戏。

在Vivado中，可能由于某些逻辑输入悬空而导致Implementation的opt_design时会错

本文描述了Xilinx®针对Open RAN无线电的解决方案。

同步电路系统设计将系统状态的变化与时钟信号同步，并通过这种理想化的方式降低电路设计难度。同步电路设计是FPGA设计的基础。但是伴随着集成电路的微缩化和大规模化，同步式电路的一些问题也显现出来。

让我们一起看一下全国大学生FPGA创新设计竞赛（FPGA创新赛）和中国研究生电子设计竞赛（研电赛）这两大赛事中的三个优秀作品

使用 Vivado 2021.1 或更高版本实现的所有 Versal 集成内存控制器接口都支持 2D 眼图扫描功能。2D Eye Scan 可用于检查每个字节通道的健康状况，并允许图形比较以快速识别布局和开发板相关问题。

我们常说一句话：工欲善其事，必先利其器。作为一名FPGA工程师，我们的任务就是把某些特定的逻辑行为雕刻到FPGA芯片上，通过设计逻辑电路达到预期目的。

以前为ARM64编译软件包，直接在Makefile里指定交叉编译器、sysroot的路径，就能成功编译。

在 2021 OCP 大会上，Xilinx 网络与计算存储产品部负责人 Kartik Srinivasan 做了报告。该报告概括介绍 Xilinx 如何将异构加速引擎结合起来，为满足数据中心网络的动态需求提供最高效方法。