跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
时间戳

赛灵思的以太网MAC可以应用时间戳。然而,Xilinx IP 希望用户提供准确的时间戳,然后 MAC 将其与流经的每个数据包联系起来。创建和维护准确的时间戳是用户提供的IP的责任。

FPGA设计文档中常见的几个英文拼写错误

大家都知道FPGA这玩意是老美搞出来的,所以很多术语都是翻译自英语。接下来就看几个在日常的技术文档中常见的拼写错误吧。

Xilinx FPGA平台GTX简易使用教程(五)GTX收发测试及示例工程介绍

理解一个IP的用法,最好的办法就是打开官方的Example Design。 所以本文首先介绍Example Design,然后再替换成我们自己的收发测试模块,对比印证学习,差不多就能勉强把GTX给玩起来了。

修复ubuntu 18.04的错误: “libpng12.so.0: cannot open shared object file: No such file or directory”

运行ORB_SLAM3时,遇到错误“libpng12.so.0: cannot open shared object file: No such file or directory”。执行命令“sudo apt install libpng12-0”,可以按照libpng12.so.0,解决这个问题。

FPGA的复位设计要醒目点啦

首先回想一下,在平常的设计中我们是不是经常采用同步复位或者异步复位的写法,这一写法似乎都已经形成了肌肉记忆----每次我们写always块的时候总是会对所有的寄存器写一个复位赋初值的语句。

Xilinx FPGA平台GTX简易使用教程(四)GTX IP核配置教程

作为一名初学者,也曾被GTX一堆信号搞得头晕脑胀,在学习了各位大佬的文章后,结合自己的理解和实践,整理这一系列快速上手的GTX使用教程。

【工程师分享】Ubuntu18.04安装ROS时,遇到错误“unmet dependencies. Unable to correct problems, you have held broken packages."

Ubuntu18.04安装ROS ros-melodic-desktop-full时,遇到错误“unmet dependencies. Unable to correct problems, you have held broken packages."。

享用转换器接口新标准 JESD204B搞定多重ADC同步

为满足低电压数字讯号(LVDS)和并行输出ADC的需要,延迟不一致的问题,对系统设计人员而言是一个难题

Xilinx原语IBUFDS、OBUFDS的使用和仿真

IBUFDS、和OBUFDS都是差分信号缓冲器,用于不同电平接口之间的缓冲和转换。IBUFDS 用于差分输入,OBUFDS用于差分输出。

三大支柱加速核心运算 自适应机器人获得灵活大脑(下)

传统的机器人软件程序设计是在预定义的架构和约束条件下,在给定机器人的CPU中进行功能程序设计。正如上篇文章所述,一旦机器人遇到适配需求,就会导致复杂的系统整合操作。

Xilinx FPGA平台GTX简易使用教程(三)GTX复位与初始化

复位与初始化部分其实还挺复杂,还好GTX已经帮我们做好了,不想麻烦的直接跳到文末看结论~~~不过了解下也挺有意思的~~

【工程师分享】Ubuntu18.04安装ROS时,遇到错误“unmet dependencies. Unable to correct problems, you have held broken packages."

根据提示,逐层安装缺失的模块,包括ros-melodic-perception, ros-melodic-perception-pcl, ros-melodic-pcl-conversions, libpcl-dev, libvtk6-dev, libvtk6-qt-dev, libvtk6-java, 一直报告同样错误。

嵌入式视觉需求增长 影像传感器设计考虑更复杂

随着处理效能、内存密度和系统整合度的提升,嵌入式视觉从传统逐渐扩增到新兴应用领域,市场规模在十年内必有显著增长。而伴随着应用领域越来越多元,影像传感器系统在开发时,所需考虑的面向也变得更加复杂。

车载激光雷达白皮书(附下载)

目前,超过 100 家不同的开发公司已投入约 10 亿美元,用于开发高分辨率激光雷达( LiDAR )传感器。随着多家 OEM 厂商宣布将激光雷达解决方案纳入畅销车型,其在汽车市场中的应用也将提速。

手把手教你打包一个自己的Vivado IP核

模块复用是逻辑设计人员必须掌握的一个基本功,通过将成熟模块打包成IP核,可实现重复利用,避免重复造轮子,大幅提高我们的开发效率。

极致释放 MPSoC 性能与灵活性优势

为建立具备良好性能、功耗、价格平衡度的全新系统级封装( SiP )产品系列,Octavo Systems 将目光转向赛灵思 Zynq UltraScale+ MPSoC 平台,并推出全新 OSDZU3 产品系列,不仅将赛灵思 MPSoC 的性能与灵活性优势发挥到极致,也为Octavo System 的发展提供了更广阔的舞台。

Xilinx FPGA平台GTX简易使用教程(二)GTX时钟篇

时钟就是脉搏,能否工作全靠它!话不多说,直接上干货!文中全部使用GTX代指GT Transceiver,同样适用于GTH。

Xilinx开源项目新成员-PYNQ-ZU

PYNQ-ZU是Zynq®UltraScale+™xczu5eg - 1sfvc784 MPSoc开发板,兼容Arduino、标准树莓派、LMC等各种接口,这使得PYNQ-ZU的具有极大的可拓展性与开源性。与PYNQ-Z2一样使用PYNQ框架,PYNQ 是 Xilinx 的一个开源项目

FPGA设计的几项重要原则

面积通常指一个设计消耗FPGA/CPLD的逻辑资源的数量,通常用可消耗的FF(触发器)和LUT(查找表)来衡量。速度指设计在芯片上稳定运行所能达到的最高频率,这个频率由设计的时序状况来决定,以及设计满足的时钟要求

实时 4K 对象跟踪和窗口化

本视频演示如何使用机器学习从单个高分辨率相机输入创建“虚拟”相机。 分析单个高分辨率 4K 摄像机输入以识别面部并自动跟踪、裁剪和创建多个高清 (HD) 虚拟流。