系统调试器支持对自重定位的程序（如u-boot）进行源码级调试。自定位程序是一个在运行期间重新定位自己的代码和数据部分的程序。

7系列设备中的OSERDESE2是专用的 并-转-串 转换器，使用特定的时钟和逻辑资源设计来使得高速源同步接口实现变得容易。每个OSERDESE2模块都包含一个特定的串化器（serializer）用于数据和三态（3-state）控制。

用户一键就可将数字布料快速转换成3D档案，再串接3D设计软件到电商橱窗，实现从工厂端到品牌设计、电商通路的服饰数字化生产流程

要做一名合格的FPGA工程师，需要从底层做起，从语法、模块编写、工程搭建、系统开发与验证、资源评估和性能优化、平台和架构设计，到系统级的软硬件全栈能力，无疑，这是一名优秀的FPGA工程师所应具备的本领，也是其核心竞争力。

本文介绍目前常见的几种可以提高机器学习模型的可解释性的技术。

FPGA下游应用场景广泛，需求稳健增长，未来在5G、AI、数据中心、自动驾驶等高算力需求推动下，FPGA芯片市场需求量增长具确定性

我已将我的设计迁移到更新版本的 Vivado 工具。当我在 SDK 中调试时，调试器显示的是汇编代码，而不是 C 或 C++。为什么会出现这种情况？

MPSoC的以太网控制器，支持配置4个MAC地址。如果以太网包的目的MAC地址与这4个MAC地址中的任何一个相同，都会接收。

在此次疫情防控中，AI、大数据、5G、云网络的运用可谓是“多点开花”。我们迫切的想要知道，在新冠“战役”的背后，FPGA发挥了什么作用？

本文仅对UG471 第3章《Advanced SelectIO Logic Resources》部分进行翻译和学习解读

赛灵思白皮书 WP526《可编程能力在新一代安全设备中的重要性》，探讨了多种防火墙架构，以及将赛灵思自适应器件的灵活性、可配置性及其 IP 和工具产品相结合，从而显著体提升安全处理性能。

如果是FPGA背景的，猛一看到GStreamer一头雾水，且慢我们拆解一下就没那么难理解了。

为了对器件的闪存进行编程，必须使用 Vivado/Vivado Lab 或 SDK/Vitis 应用程序。每个选项都有不同的设置过程和编程命令。

我们在使用Vivado创建工程时，每次都需要选择相关的板卡器件，比较麻烦，这篇文章就教你怎么创建属于自己的板卡文件，在创建工程时就可以像官方板卡一样在板卡列表里选择。

雪湖科技设计并研发的 “Yaddle MD” 是一个基于 FPGA 的分子动力学专用引擎。这是一种在赛灵思 Alveo™ 加速器卡上实现的分子动力学计算专用解决方案。

大学生方程式汽车大赛是全球最大的大学生工程师竞赛，有来自全球大约1000所大学的团队参加。来自挪威科技大学的Revolve团队成立于2010年，已经打造了9辆方程式赛车，其中包括5辆四驱电动车。

在 Vivado Hardware Manger 中，无需重新编程即可擦除闪存。我如何只能擦除闪存而不写入新的引导映像？

SelectIO，就是I/O接口以及I/O逻辑的总称。《UG471--SelectIO》 篇可以分成3部分：第1部分介绍I/O的电气特性，第2部分介绍I/O逻辑资源，第3部分介绍高级的I/O逻辑资源（serializer/deserializer）。

本文基于平头哥半导体公司开源的openE902 core、以及smart soc代码，做了FPGA的软件测试。

按Xilinx的XTP613 - VCK190 Board Interface Test v2.1，运行BoardUI.exe，执行vck190 BIST 测试。注意，在开始之前，需要安装QSPI Flash子卡 X-EBM-01。