跳转到主要内容
基于 FPGA 的边缘检测

本方案利用 HLS 功能创建图像处理解决方案,在可编程逻辑中实现边缘检测 (Sobel)。

Petalinux 加速axi-dma内核驱动缓冲区读过程

Petalinux 加速axi-dma内核驱动缓冲区读过程

一个工程师有关FPGA项目的感言

一个工程师有关FPGA项目的9个感言

基于FPGA打造ROS 2定义硬件 自适应机器人获得灵活大脑(上)

本文从ROS 2机器人专家的视角提出建议,即全面考虑ROS 2的硬件加速。这一视角能体现:优化流程中、流程内、网络内(含底层)的ROS 2运算图交互;以及加速ROS上运行的应用。

Xilinx SystemVerilog 中的联合体 (union)

SystemVerilog 中新增了一种数据类型,即联合体。联合体支持您以多种不同方式来引用数据中的某一部分。本文将介绍联合体的使用方式以及综合工具针对联合体的处理方式。

Fortem DroneHunter 使用 Xilinx Zynq SoC 放倒恶意无人机

Xilinx 技术支持实时数据处理并可延长功耗,助力 DroneHunter 保护公共基础设施。

Xilinx 角逐 BattleBots 竞技场

是时候准备好收看一场冲击视觉的大战并为之欢呼了!在与 Rev Robotics 的合作中,赛灵思是战斗机器人 Switchback 的赞助商。

DAC 2021十大要点总结

设计自动化会议最近在旧金山举行。在演讲中,涵盖了广泛的领域——例如,设计自动化算法领先技术、商业 EDA 工具的新功能、技术和财务趋势和预测以及行业标准活动。下面附上一份来自笔者对 DAC 的印象盘点。

Versal ACAP 开发板系统设计方法指南

赛灵思 Versal® 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。

赛灵思嵌入式软件工具 2021.2 中的新增功能

了解嵌入式软件(如 Linux、Xen Hypervisor 和免费实时操作系统)与构建工具(如 Yocto 和 PetaLinux)在 2021.2 发布周期中的新增特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容。

Xilinx FPGA平台DDR3设计保姆式教程(4)——DDR3读写测试

实验任务:将输入数据(data_in)存入ddr,然后读出,验证输入输出数据是否相等。

基于Vitis AI 1.4 实现 Graph Runner 的方法介绍

本文将重点讲解如何调用 VART API 以运行 XIR 图形。同时,假设我们在处理程序内已有XIR 图形,我们将了解到如何创建runner以及如何在编译流程中启动 graph runner。

Canonical携手Xilinx为自适应片上系统带来Ubuntu深度支持

Phoronix 报道称,Canonical 预见了 Ubuntu Linux 发行版在 FPGA 领域的光明前景,于是选择与 Xilinx 建立合作伙伴关系。据悉,双方将共同致力于提升“自适应片上系统”(Adaptive SoC)的企业级 Linux 可用性。

如何使用系统调试器查看全局变量?

如何使用系统调试器查看全局变量?要查看全局变量,请按照以下步骤操作:

收官!您想要的演讲回放都在这里

昨天,伴随 5G/有线/无线通信专场圆满结束,Xilinx Adapt – 中国站正式落下帷幕。过去的 5 周里,Xilinx Adapt – 中国站围绕 9 大主题,举行了 40 场演讲,覆盖工业、医疗、机器视觉、专业音视频与广播、汽车与自动驾驶、开发者、数据中心以及有线与无线通信。

自适应计算挑战赛选手集中沟通答疑会

为了更好地支持参赛者顺利完成比赛和提高效率,我们邀请到了赛灵思国内外的多位软硬件技术工程师与专家,针对3个赛道定向解答。欢迎大家带着问题加入会议或者旁听学习交流开发经验!

【工程师分享】快速去掉不用的linux kernel模块

由于要满足尽量多的客户需求,Xilinx的默认linux kernel的配置,包含了尽可能多的常用模块。实际嵌入式产品中,很多模块用不到。对于不用的模块,可以配置linux kernel,去掉它们。

Xilinx AI团队在“英特尔创新大师杯”深度学习挑战赛中荣获冠军

Xilinx AI团队核心成员严丹在首届“英特尔创新大师杯”深度学习挑战赛比赛通用场景中文OCR文本识别任务中,通过两阶段网络结构,融合基于分割和基于Mask RCNN的检测模型预测结果,在复赛测试集上获得75.34的高分, 取得冠军。

什么是XPU?

现在经常会有关于一种新架构的公告,它是由三个字母组成的首字母缩写——TPU, IPU,NPU等。但它们真正的区别是什么呢?是否真的有那么多独特的处理器架构?

Xilinx FPGA平台DDR3设计保姆式教程(3)——MIG IP核使用教程及DDR读写时序

干货来了,用DDR搬砖,只需要会用IP就好,Xilinx官方YYDS!