跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
FPGA工程师如何提升自己的算法能力?

我们常说一句话:工欲善其事,必先利其器。作为一名FPGA工程师,我们的任务就是把某些特定的逻辑行为雕刻到FPGA芯片上,通过设计逻辑电路达到预期目的。

【工程师分享】使用Xilinx PetaLinux ARM64 SDK,交叉编译第三方软件

以前为ARM64编译软件包,直接在Makefile里指定交叉编译器、sysroot的路径,就能成功编译。

硬件灵活应变、软件可编程的 SmartNIC

在 2021 OCP 大会上,Xilinx 网络与计算存储产品部负责人 Kartik Srinivasan 做了报告。该报告概括介绍 Xilinx 如何将异构加速引擎结合起来,为满足数据中心网络的动态需求提供最高效方法。

Zynq UltraScale+ MPSoC:将 XSDB 连接到 Linux CPU 空闲

在 Zynq UltraScale+ MPSoC/RFSoC 器件中,Linux CPU Idle 默认启用。启用后,Linux 会在 CPU 内核空闲时关闭它们(与 WFI 相对)。当连接xsdb时,这可能会导致问题。

PYNQ框架助力港台大学和高中AIoT STEM教育

2022年PYNQ社区将推出更多易用的overlay帮助更多的年轻人入门AIOT,FPGA和软硬件设计。

基于开源硬加速平台RIFFA架构的PCIe DMA性能测试及分析

RIFFA 是一种开源通信架构,它允许通过 PCIe 在用户的 FPGA IP 内核和 CPU 的主存储器之间实时交换数据。为了建立其逻辑通道,RIFFA 在 CPU 端拥有一系列软件库,在 FPGA 端拥有 IP 核。本文主要针对其中的DMA性能(Scatter-Gather DMA)进行测试。

Xilinx FPGA中HP HR HD bank分别是什么用途

在开发FPGA绑定管脚时,经常会看到HP Bank、HR Bank和HD Bank,它们分别是什么意思?分别可以适用于哪些应用个? 

数万台智能汽车已部署的解决方案

人工智能、 5G 和车联网技术的发展,正在重新定义未来汽车的安全和人机交互体验。与此同时,各种智能驾驶技术的迭代与部署也日益加速。

Vitis AI 2.0 全新发布!

本篇文章将会介绍新产品特性,具体包括模型、软件工具、深度学习处理单元以及最新的性能信息。

一天上手Aurora 8B/10B IP核(二)----时钟、复位与状态指示

IP是什么?简单来讲,IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子,然后拿出来给别人用。那什么又是黑盒子?黑盒子就是你看不到里面的东西,你只能看到外面的接口。

使用Vitis AI在Zynq MP上实现手势识别

本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别,并部署运行在ZynqMP开发板上,来熟悉Vitis AI的工作流程。

手把手教你在Windows下用WSL运行Vitis/Vivado/Petalinux

想在Windows下完成Xilinx基于Linux的整套开发编译链?觉得虚拟机还是有各种不便?使用WSL2的时候遇到了各种问题?

PYNQ 发布支持Kria SoM的镜像

PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像,此次发布中,Linux部分采用了Kria SoM官方的Ubuntu Linux镜像,所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像

关于Xilinx 工具报告

FPGA综合和物理实现工具产生许多种报告,包含了错误和警告、逻辑利用、设计频率、时序、时钟等信息。需要设计者了解大量有关设计工具的知识才能阅读报告,以及迅速找到所需信息

基于 FPGA 的二进制时钟

本方案是一个基于 FPGA 的二进制时钟,使用 GPS 作为时间参考。

FPGA工程师的核心竞争力—方法篇(二)

本篇将重点学习解读后面三章内容:设计约束、设计实现和设计收敛。

如何在 SDK System (SDK 系统)调试器中设置远程调试?

Xilinx SDK 可帮助您使用远程主机中的 Xilinx Hardware Server(赛灵思硬件服务器)调试远程目标器件。

电源设计管理器用户指南(中文版) (v2020.2)

本文档描述了在 Kria™ K26 系统模块 (SOM) 基础上使用电源设计管理器的方式。

一天上手Aurora 8B/10B IP核(一)----Aurora概述及数据接口(Framing接口、Streaming接口)

Aurora 协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议(由Xilinx开发提供)。这为物理层提供透明接口,让专有协议或业界标准协议上层能方便地使用高速收发器

FPGA工程师的核心竞争力-方法篇(一)

本文主要参考UG949,进行重点阐述。