本文主要描述如何应用Xilinx的SD-FEC集成块硬核资源，进行5G-NR 通信系统PDSCH和PUSCH信道编解码开发。主要从SD-FEC集成块硬核特性、配置流程和注意事项等进行说明。

在 Tandem PROM 配置中需要 Configuration Persist。在第二阶段配置完成后，用于第一阶段和第二阶段配置的双用途 I/O 不能重新用作用户 I/O。

Xilinx 7系列采用的是AES-CBC块加密的模式，而UltraScale & UltraScale+采用的是AES-GCM流加密模式，效率更高且自带GMAC信息校验码，用以校验密文完整性。加密方式及操作上大同小异，本文仅介绍7系列和Zynq-7000裸机打包bin文件的加密方法。

描述将 5GNR 无线电与邻近的其他高功率无线电共置一地对设计和架构选择的影响和注意事项。

由赛灵思 MPSoC 和 Motovis IP 协助打造的 OX08B40 提供更大的检测范围和更宽的视角，让汽车驾驶辅助系统更加安全

关于傅立叶变换，无论是书本还是在网上可以很容易找到关于傅立叶变换的描述，但是大都是些故弄玄虚的文章，太过抽象，尽是一些让人看了就望而生畏的公式的罗列，让人很难能够从感性上得到理解

本文描述从 Spartan®-6 到 Spartan-7 FPGA 的迁移过程。

最近两年，Transformer在NLP、CV领域都取得了非常好的成绩。结合相关文章，Transformer的底层也是矩阵运算。使用FPGA加速，也会取得很好的效果。

VCK5000对于大多数开发者来说仍然是非常新的一款器件，由于VCK5000目前主要应用在数据中心进行AI推断方面的运算加速，所以开发者们对其性能和部署方式非常好奇

Xilinx的原语OSERDESE2是一种专用的并-串转换器，每个OSERDESE2模块都包括一个专用串行化程序用于数据和3状态控制。数据和3状态序列化程序都可以工作在SDR和DDR模式。

Vitis HLS 在从Vivaido HLS的升级换代中，以axi_master接口为起点的设计正在变得更易上手，其中很重要的一点就是更多的MAXI端口设计参数可以让用户通过指令传达到。这些参数可以分为两类

负责制定广为采用的PCI Express® (PCIe®)标准的组织PCI-SIG®今天宣布正式推出PCIe 6.0规范，传输速度达到64GT/s，是PCIe 5.0规格数据速率的两倍

在FPGA设计中，我们经常需要用寄存器来寄存某些“数量类”的变量，比如FIFO的深度啦、或者计数器的最大值啦；又或者输入输出信号也需要将位宽用parameter参数化以便更好的调用等。

一个完整的通信系统，是十分庞大的，没有几百上千人，在短时间内是做不好的。本文仅仅针对5G NR中的基带算法部分，做一个简单梳理。

本文档描述了在 Kria™ K26 系统模块 (SOM) 基础上使用电源设计管理器的方式，详细介绍了如何使用电源设计管理器，建议您遵循这些步骤和最佳实践进行操作，这将有助于您以尽可能最快且最高效的方式实现期望的设计目标。

5G 技术潜力巨大，但业界应如何克服成本、功耗及性能方面的挑战，以确保第二轮 5G 的成功呢？

如果KV260是你的第一个FPGA的AI加速平台，那么在上手KV260的开发的时候，你可能会遇到很多的困难。尤其是当你尝试阅读Jupyter中的sample代码时，你会发现很多代码都像黑魔法一样都难以理解。

本系列文章基于xilinx三速以太网IP进行学习介绍。本文重点对以太网帧结构进行介绍。

LDPC码属于前向纠错码的一类，用于在噪声传输信道中发送信息。这些码可以用一个奇偶校验矩阵来描述，该矩阵主要包含0和少量的1。

目前，机器视觉传感器在当代的应用可谓是越来越广泛，如何选择机器视觉传感器是值得我们好好学习的，现在我们就深入了解如何选择机器视觉传感器。