跳转到主要内容
FPGA 电源要求概览

在完成本次 FPGA 电源要求课程后,您就能够描述您的 FPGA 电源要求,说明一款 FPGA 的用电情况以及解决方案的功耗取决于设计及 FPGA 器件的原理。

合见工软发布基于VU19P FPGA器件的FPGA原型验证系统UV APS

UV APS产品系列能够帮助客户加速验证进度、提前进行软硬件集成开发与测试,其中UVAPS-VU19P-Quad采用了4个Xilinx Virtex Ultrascale+系列的VU19P FPGA器件,支持20台设备级联。给客户带来了平均1.4x仿真速度和1.6x容量的提升

Vitis 高级综合用户指南 (v2021.2)

本文描述如何使用 Vitis™ 高级综合工具。

瑞苏盈科Zynq UltraScale+ MPSoC开发套件助您大幅缩短FPGA设计导入时间

采用核心板模块可以显著降低上市时间和项目风险。基于Xilinx Zynq UltraScale+ MPSoC的Enclustra水星XU5是一个完整而强大的嵌入式处理系统,面积比信用卡还要小。将其插入一个针对特殊应用的底板就可以工作了

Vitis AI - 如何利用张量提升内存使用效率

在数据处理中,对原始数据进行重塑或重新排序并创建多个副本是很常见的行为。无论执行任何新步骤,都会创建新副本。随着程序的增大,占用的内存也会增大,我几乎从未考虑过这个问题,直到遇到了“内存不足”错误。

基于AD9371和Zynq UltraScale+ MPSOC 的多通道宽带通信平台

该文分析了多通道宽带通信平台需求和技术特征,提出了一种基于集成射频芯片AD9371 和Zynq UltraScale+ MPSOC 的多通道宽带通信平台解决方案

MicroBlaze 快速入门视频

该演示视频将为您展示如何使用处理器预设设计创建 MicroBlaze 处理器系统。

Xilinx系列FPGA 进位链延时实现简介

FPGA芯片的三个主要资源主要包括可配置逻辑单元(CLB)、存储单元、运算单元、一流的I / O资源和布线资源等。其中,CLB在FPGA中最丰富,在7系列的FPGA中,一个CLB中有两个Slice,Slice中包含4个LUT6、3个数据选择器MUX,两个独立进位链(Carry4,Ultrascale是CARRY8)和8个主轴。这里我们主要介绍Carry4。

Versal ACAP AI 引擎编程环境用户指南 (v2021.2)

本文描述 AI引擎的编程环境。

使用 Dialog PMIC 为 Kria SOM 优化供电

观看此视频,了解 Xilinx Kria K26 SOM 为何通过 Dialog Semiconductor 的加速应用和优化供电解决方案实现强大的 AI 解决方案。

Vivado ML 2021.2 发布更新

2021.2 的新增功能:全新器件支持:Artix® UltraScale+™: XCAU20P 和 XCAU25P​;改进的智能设计运行以实现按钮时序收敛;Vivado® 中提供了全新的示例设计;增强高层次综合流的易用性

不差钱的话,您会用激光雷达吗?

高阶自动驾驶的量产落地需要整个技术体系的进步。感知、决策、控制,每一个环节的软硬件都需要持续不断的创新。其中,后两者能否安全、准确地实现,取决于自动驾驶车辆的感知能力。

Xilinx 推出专为 HPC 与大数据工作负载打造的史上最强大加速器卡—— Alveo U55C

赛灵思今日在SC21 全球超级计算大会上宣布,推出 Alveo™ U55C 数据中心加速器卡,以及一款基于标准、API-driven 的集群解决方案,用于大规模部署 FPGA。Alveo U55C 加速器可为高性能计算( HPC )和数据库工作负载提供卓越的单位功耗性能,同时还能通过赛灵思® HPC 集群解决方案简便扩展。

Xilinx推出Alveo U55C高性能计算卡:轻松横向扩展 售4395美元

作为自适应计算领域的领导者,赛灵思在 SC21 超算大会上推出了 Alveo U55C 数据中心加速卡,以及一套基于标准 API 驱动、用于大规模 FPGA 部署的新集群解决方案。前者能够为高性能计算和数据库工作负载带来卓越的每瓦性能,并通过该公司的 HPC 集群解决方案实现轻松扩展。

【11月23日】Xilinx Adapt | 专业音视频与广播专场

本演讲将展示如何使用 Zynq UltraScale+ MPSoC EV 器件中集成的VCU功能,解决流媒体应用中的技术挑战

PlanetSpark推出基于Xilinx的单板计算机PSX4

PSX4采用了Xilinx Zynq Ultrascale+MPSoC,并带有4k分辨率的视频编解码器。凭借其包含的中间件和对许多常用外设和接口的支持,这款SBC可以加速软件开发、优化编译,帮助开发人员快速启动监控、机器视觉和嵌入式视觉应用的设计。

关于Xilinx Vitis 2020.1里面MicroBlaze软核的sleep函数卡死的问题

在Vitis里面创建了一个LwIP工程,调试的时候发现,在BRAM里面运行正常,但如果改到DDR3内存里面运行,启动时就会卡死在sleep函数上。于是建立了一个Hello World工程来检查,代码如下:

【11月18日】了解赛灵思在工业、医疗、机器视觉的最新方案与技术

参与本期主题,您将看到来自赛灵思的 Vitis 和 Kria SOM 平台在工业、医疗以及视觉方向的最新方案与技术。另外还邀请到了来自上海联影医疗科技以及雪湖科技的精彩案例分享。

Kintex UltraScale+ FPGA KCU116 评估套件 - Maxim 集成功耗控制器重编程

Kintex UltraScale+ FPGA KCU116 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。如果在 KCU116 上遇到了电源问题,可能就必须使用 Maxim InTune PowerTool 线缆重新编程这些器件。

Vivado快捷创建Vitis工程 (无需创建Platform Project)

Vivado 2019.2开始就没有SDK了,需要在Vitis上创建应用工程。网上大部分都是创建Platform Project再创建Application Projet,然后在Application Projet里导入平台文件。其实一个简便的方法是直接创建Application Projett导入平台文件。