本文主要介绍基于OpenAMP框架的双核ARM通信案例的使用说明，CPU0(Master)运行Linux系统，CPU1(Remote)运行裸机或FreeRTOS程序。CPU0使用remoteproc加载CPU1程序，并对CPU1进行配置。

为了更好地为2021赛灵思自适应计算挑战赛的参赛者提供赛事支持，由赛灵思团队举办的答疑会 Office Hour #1 已于12.15日完成，我们邀请到了众多Xilinx的软硬件技术工程师与专家，专门针对3个赛道提供软硬件答疑。

VeriTiger-V19P系列基于当前业界单颗芯片最高逻辑密度和最大I/O数量的Xilinx VU19P FPGA，提供VeriTiger-V19P（单片VU19P）、VeriTiger-DV19P（双片VU19P）、VeriTiger-QV19P（四片VU19P）三种硬件形态

本文提供了在Xilinx® 硬件平台上实现循环神经网络（RNN）的操作和参考信息。

libusb是一个免费的跨平台USB库，本文在windows平台下使用libusb库开发上位机程序与ZYNQ的USB接口进行数据收发测试。libusb可以支持WinUSB驱动，因此为ZYNQ的USB接口设备安装WinUSB驱动。

并非所有成像系统都需要昂贵。可以直接使用成本优化的 FPGA 和 CMOS 图像传感器来创建解决方案。

为了更方便的对DDR读写，我们对DDR再次封装成可复用的读写模块。

如何成长为一个合格的FPGA工程师？武林中，乾坤大挪移有七层的修炼境界，FPGA工程师技术修炼之路也是如此。

在实际应用中有很多FPGA板卡离工程师是有一定的距离，导致升级FPGA的mcs文件需要到现场，这样不方便也浪费时间。为此我们实现了基于通用网络传输方式来做远程升级的方案。

在这篇文章中，我们对Xilinx的XC2064进行了逆向工程，解释了它的内部电路以及 "比特流 "是如何对它进行编程的。

了解ddr的仿真模型建立

本方案利用 HLS 功能创建图像处理解决方案，在可编程逻辑中实现边缘检测 (Sobel)。

Petalinux 加速axi-dma内核驱动缓冲区读过程

一个工程师有关FPGA项目的9个感言

本文介绍目前常见的几种可以提高机器学习模型的可解释性的技术，包括它们的相对优点和缺点。

本文从ROS 2机器人专家的视角提出建议，即全面考虑ROS 2的硬件加速。这一视角能体现：优化流程中、流程内、网络内(含底层)的ROS 2运算图交互；以及加速ROS上运行的应用。

SystemVerilog 中新增了一种数据类型，即联合体。联合体支持您以多种不同方式来引用数据中的某一部分。本文将介绍联合体的使用方式以及综合工具针对联合体的处理方式。

Xilinx 技术支持实时数据处理并可延长功耗，助力 DroneHunter 保护公共基础设施。

是时候准备好收看一场冲击视觉的大战并为之欢呼了！在与 Rev Robotics 的合作中，赛灵思是战斗机器人 Switchback 的赞助商。

设计自动化会议最近在旧金山举行。在演讲中，涵盖了广泛的领域——例如，设计自动化算法领先技术、商业 EDA 工具的新功能、技术和财务趋势和预测以及行业标准活动。下面附上一份来自笔者对 DAC 的印象盘点。