发动机管理几乎从未被认为是获得更好燃油经济性的一种方式。但在燃油价格不断上涨的今天，可以非常有效地使用电子技术来提高燃油经济性。

本文深入探讨了跳频(FH)的概念，以及如何通过灵活设计 ADRV9002 SDR 收发器的锁相环(PLL)架构来实现四大跳频特性。

采用FPGA的CARRY4进位单元，每个CARRY4的COUT连接到下一个CARRY4的CIN，这样级联起来，形成延时链；每个COUT做为抽头输出到触发器，通过本地时钟进行数据采样

FPGA被称为万能芯片，通过逻辑编程，可以实现基本上所有功能。那么问题来了，所以如果用FPGA加速人工智能，实现深度学习算法，难度大不大？

对FPGA而言，时钟就是脉搏，必须理解透彻！

作为一项可以改变整个游戏规则的技术，5G正在重塑新格局并呈现出三大新趋势：遵循尼尔森定律，带宽需求继续以每年接近50%的速度增长；Open RAN 巅峰了传统端到端的封闭系统，新机遇不断涌现

快手将赛灵思 Alveo 加速器卡应用于 ASR 服务，是 FPGA 在国内大规模直播及短视频自动语音识别场景落地的首个成功案例。

本文给大家分享系统级别的一些宏观概念以及如何预估 HLS 内核向 DDR 发送突发读写在各个步骤中的延迟。

在我之前写的FPGA时序约束教程中，有一篇中讲到了虚拟时钟，但文中对虚拟时钟的应用介绍的还不够详细，因此这里我们再对虚拟时钟做一个更加细致的介绍。

PetaLinux新特性，可以指定Linux configuration。Linux configuration文件要放在Linux代码的目录arch/arm64/configs里。使用petalinux-config配置时，指定文件名就可以，不用指定目录。

了解 Xilinx Alveo™ U50LV 加速卡如何为快手的 ASR 服务提供低延迟和高吞吐量优势。

作为与赛灵思合作最为紧密的技术分销伙伴，安富利将在下周携手赛灵思和安森美于12月7日-9日在福州市、厦门市、深圳市几个城市中巡回举办“Kria SOM Workshop”的活动。

Xilinx 发布的Linux Kernel，默认包含了以下选项

DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据的读取写入是按时钟同步的

Xilinx FPGA MicroBlaze使用AXI 1G/2.5G Ethernet Subsystem（= Tri Mode Ethernet MAC + AXI Ethernet Buffer）以太网IP核驱动RTL8211FD千兆网口，并使用lwip2.1.2协议栈建立http服务器，支持IPv6

Kintex UltraScale FPGA KCU105 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。

MicroBlaze™处理器参考指南提供了有关32位和64位软处理器MicroBlaze的信息，它是Vivado®设计套件的一部分。该文件旨在作为MicroBlaze硬件架构的指南。

在IBERT测试中需要注意的有以下两个要点

从官网能够很轻松的下载到vitis的安装包，可以下载Installer进行自动下载安装，也可以下载整个文件的压缩包，通过其中的setup进行安装。

Petalinux2020.01 内核DMA驱动调试过程分享