跳转到主要内容
以板载匠心,赋能 FPGA 创新
以板载匠心,赋能 FPGA 创新,加速产品从 0 到 1
Xilinx FPGA中HP HR HD bank分别是什么用途

在开发FPGA绑定管脚时,经常会看到HP Bank、HR Bank和HD Bank,它们分别是什么意思?分别可以适用于哪些应用个? 

数万台智能汽车已部署的解决方案

人工智能、 5G 和车联网技术的发展,正在重新定义未来汽车的安全和人机交互体验。与此同时,各种智能驾驶技术的迭代与部署也日益加速。

Vitis AI 2.0 全新发布!

本篇文章将会介绍新产品特性,具体包括模型、软件工具、深度学习处理单元以及最新的性能信息。

一天上手Aurora 8B/10B IP核(二)----时钟、复位与状态指示

IP是什么?简单来讲,IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子,然后拿出来给别人用。那什么又是黑盒子?黑盒子就是你看不到里面的东西,你只能看到外面的接口。

使用Vitis AI在Zynq MP上实现手势识别

本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别,并部署运行在ZynqMP开发板上,来熟悉Vitis AI的工作流程。

手把手教你在Windows下用WSL运行Vitis/Vivado/Petalinux

想在Windows下完成Xilinx基于Linux的整套开发编译链?觉得虚拟机还是有各种不便?使用WSL2的时候遇到了各种问题?

PYNQ 发布支持Kria SoM的镜像

PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像,此次发布中,Linux部分采用了Kria SoM官方的Ubuntu Linux镜像,所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像

关于Xilinx 工具报告

FPGA综合和物理实现工具产生许多种报告,包含了错误和警告、逻辑利用、设计频率、时序、时钟等信息。需要设计者了解大量有关设计工具的知识才能阅读报告,以及迅速找到所需信息

基于 FPGA 的二进制时钟

本方案是一个基于 FPGA 的二进制时钟,使用 GPS 作为时间参考。

FPGA工程师的核心竞争力—方法篇(二)

本篇将重点学习解读后面三章内容:设计约束、设计实现和设计收敛。

如何在 SDK System (SDK 系统)调试器中设置远程调试?

Xilinx SDK 可帮助您使用远程主机中的 Xilinx Hardware Server(赛灵思硬件服务器)调试远程目标器件。

电源设计管理器用户指南(中文版) (v2020.2)

本文档描述了在 Kria™ K26 系统模块 (SOM) 基础上使用电源设计管理器的方式。

一天上手Aurora 8B/10B IP核(一)----Aurora概述及数据接口(Framing接口、Streaming接口)

Aurora 协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议(由Xilinx开发提供)。这为物理层提供透明接口,让专有协议或业界标准协议上层能方便地使用高速收发器

FPGA工程师的核心竞争力-方法篇(一)

本文主要参考UG949,进行重点阐述。

如何用Xilinx系统调试器调试自定位的应用程序?

系统调试器支持对自重定位的程序(如u-boot)进行源码级调试。自定位程序是一个在运行期间重新定位自己的代码和数据部分的程序。

《Xilinx - UG471中文翻译》(3)OSERDESE2原语介绍

7系列设备中的OSERDESE2是专用的 并-转-串 转换器,使用特定的时钟和逻辑资源设计来使得高速源同步接口实现变得容易。每个OSERDESE2模块都包含一个特定的串化器(serializer)用于数据和三态(3-state)控制。

Frontier推出首款基于FPGA可编程硬件加速的纺织业专用系统单芯片

用户一键就可将数字布料快速转换成3D档案,再串接3D设计软件到电商橱窗,实现从工厂端到品牌设计、电商通路的服饰数字化生产流程

FPGA工程师的核心竞争力-学习篇(一)

要做一名合格的FPGA工程师,需要从底层做起,从语法、模块编写、工程搭建、系统开发与验证、资源评估和性能优化、平台和架构设计,到系统级的软硬件全栈能力,无疑,这是一名优秀的FPGA工程师所应具备的本领,也是其核心竞争力。

关于机器学习模型的可解释性算法

本文介绍目前常见的几种可以提高机器学习模型的可解释性的技术。

FPGA龙头赛灵思的大时代

FPGA下游应用场景广泛,需求稳健增长,未来在5G、AI、数据中心、自动驾驶等高算力需求推动下,FPGA芯片市场需求量增长具确定性