一天上手Aurora 8B/10B IP核(二)----时钟、复位与状态指示
IP是什么?简单来讲,IP就是Xilinx或者第三方开发者把自己的逻辑模块封装成一个黑盒子,然后拿出来给别人用。那什么又是黑盒子?黑盒子就是你看不到里面的东西,你只能看到外面的接口。
使用Vitis AI在Zynq MP上实现手势识别
本文将使用Tensorflow 2.0从零搭建并训练一个简单的CNN模型来进行数字手势识别,并部署运行在ZynqMP开发板上,来熟悉Vitis AI的工作流程。
手把手教你在Windows下用WSL运行Vitis/Vivado/Petalinux
想在Windows下完成Xilinx基于Linux的整套开发编译链?觉得虚拟机还是有各种不便?使用WSL2的时候遇到了各种问题?
PYNQ 发布支持Kria SoM的镜像
PYNQ官方发布了支持Kria SoM-KV260 Starter Kit)的镜像,此次发布中,Linux部分采用了Kria SoM官方的Ubuntu Linux镜像,所有已有KV260平台的用户可以不用重新烧写SD卡 Linux镜像
一天上手Aurora 8B/10B IP核(一)----Aurora概述及数据接口(Framing接口、Streaming接口)
Aurora 协议是一个用于在点对点串行链路间移动数据的可扩展轻量级链路层协议(由Xilinx开发提供)。这为物理层提供透明接口,让专有协议或业界标准协议上层能方便地使用高速收发器
《Xilinx - UG471中文翻译》(3)OSERDESE2原语介绍
7系列设备中的OSERDESE2是专用的 并-转-串 转换器,使用特定的时钟和逻辑资源设计来使得高速源同步接口实现变得容易。每个OSERDESE2模块都包含一个特定的串化器(serializer)用于数据和三态(3-state)控制。
FPGA工程师的核心竞争力-学习篇(一)
要做一名合格的FPGA工程师,需要从底层做起,从语法、模块编写、工程搭建、系统开发与验证、资源评估和性能优化、平台和架构设计,到系统级的软硬件全栈能力,无疑,这是一名优秀的FPGA工程师所应具备的本领,也是其核心竞争力。

