跳转到主要内容
如何在 Vivado XSIM 中创建 .vcd 文件?

如何在 Vivado XSIM 中创建 .vcd 文件?以下为生成 .vcd 文件的步骤:

FPGA调用浮点数IP核实现浮点运算、以及CORDIC核计算三角函数,连续进行多次运算的时序

单片机的硬件串口,发送和接收完毕都有相应的标志位,例如TC(发送完成)和RXNE(接收完成)位。FPGA则不同,FPGA采用的是AXI4-Stream协议,数据送入IP核后,经过固定数量的时钟周期后,就得到运算结果,没有任何标志位表明运算完成。

【工程师分享】MPSoC VCU调试方法和调试流程

MPSoC VCU在很多产品中得到了应用。在不同产品的调试过程中,有一些共同的办法。首先看看Video子系统的简单框图,其中包含视频输入、编解码、视频输出等模块。视频输入模块,硬件可能是HDMI-RX和FrmBufWrite; 软件一般是Linux V4L2。编解码模块是VCU,配套的软件是GStreamer,或者Ctrl-SW

ZYNQ学习之路——DMA PS(PL330)基础

DMA是直接内存访问(Direct Memory Access),DMA引擎可以将数据从一个地方传输到另一个地方,在传输过程中不经过CPU的控制。最简单的DMA用法是将数据从内存的一个区域搬运到另一个区域。

赛灵思自适应计算挑战赛 快问快答

赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的积极关注,在大赛官方讨论区FAQ页面,开发者们对于本届大赛项目设计以及创新方向等相关问题的讨论也是此起彼伏。因此,XILINX开发者社区也对近期开发者们提出的问题进行了汇总,希望能帮助更多的参赛者了解本次比赛的更多详情。

如何检查或手动设置Xilinx 设计工具的环境变量?

如何检查或手动设置Xilinx 设计工具的环境变量?

关于视频解码你不知道的事

在新冠疫情的影响下,互联网视频流量呈加速增长态势。电子竞技、远程医疗、电子商务、娱乐和远程学习中的视频转码工作负载愈加普遍,计算密度也进一步增大。这样一来,内容分发网络( CDN )提供商便面临巨大压力,因为他们需要以最低的资本支出( CAPEX )高效分发直播视频内容,而该情况也迫使他们对自身硬件基础设施和软件功能进行重新评估。

Versal ACAP 系统集成和确认方法指南

赛灵思 Versal™ 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性,因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。本指南将分为以下五大章节,遵循指南里的步骤和最佳实践进行操作,将有助于您以尽可能最快且最高效的方式实现期望设计目标。

如何快速切入全新百亿美元市场

如今的电子领域创新可以说是层出不穷,特别是 AI 领域更是精彩纷呈。开发者时常会有一些创新算法出来,而前面提到的硬件平台常常不能满足新算法的需求,因此,开发者要么修改他们的算法,要么更改硬件平台。这样创新的步伐不得不放慢下来。那么有没有这么一个平台呢?

挑战赛宣讲: Xilinx Kria KV260 线下实践

赛灵思软件与AI市场部高级Vitis AI 技术专家在成都·赛灵思应用创新中心为大家进行一场针对热门赛道Xilinx Kria KV260 的线下培训,开发者可以通过专家讲解和在现场上手实践来更加深入地了解产品性能、优势以及基于此构建可实施的创新型应用。

在高速网卡中实现可编程传输协议

本文通过设计Tonic(一种用于传输逻辑的灵活硬件架构)来实现高速网卡中的可编程传输协议。在100Gbps的速率下,传输协议必须每隔几纳秒在NIC上仅使用每个流状态的几千比特生成一个数据段。通过识别跨不同传输协议的传输逻辑的通用模式,我们为传输逻辑设计了一个高效的硬件“模板”,该模板在使用简单的API编程的同时可以满足这些约束。

AnDAPT推出面向Xilinx Artix和Kintex FPGA/SoC设备的电源解决方案

AnDAPT采用集成、灵活和可编程AmP电源管理IC来支持为Xilinx Kintex和Artix FPGA以及子系列产品设备供电。

Vivado时序收敛技术(二) 时序违例的根本原因及解决方法

本文整理自Xilinx公开课:Vivado时序收敛技术。有些知识在公开课中讲的并不是很细,因此我又对齐进行了整理,分为了几篇文章。

BitGen - 输出文件解释 (.bit, .rbt, .bgn, .drc, msk, .ll, .nky, .rba, .rbb, .rbd, .msd, .bin)

BitGen 的输出文件有什么用处,什么时候会生成这些文件?

灯光、摄像头、拍摄: Xilinx 为索尼新一代直播制作视频切换台提供支持

赛灵思今日宣布,其现场可编程门阵列( FPGA )和自适应片上系统( SoC )器件正为一系列索尼电子产品提供支持,用于专业音视频( A/V )应用,包括最新 XVS-G1 4K 直播制作切换台。赛灵思与索尼强强联手,借助双方前沿技术共同打造世界上最先进的音视频产品,用于拍摄和转播全球现场活动。

开发者分享 | 10行代码轻松在ZYNQ MP上实现图像识别

如今各种机器学习框架的普及使得个人搭建和训练一个机器学习模型越来越容易。然而现实中大量的机器学习模型训练完后需要在边缘端部署,那么我们看看借助Xilinx Vitis-AI工具,如何仅仅使用10行代码,就能在ZYNQ MP器件上部署深度学习模型实现图像分类。

【工程师分享】保留VCU解码图像buffer和增加buffer个数的办法

有些产品中,使用VCU解码图像后,还需要做一些特殊的处理。如果直接把地址传递给特殊处理模块,大多数情况运行正常,有时会发现数据错误。这个问题,是因为显示函数释放buffer造成的。解码前,解码器从buffer管理模块申请buffer。

Vivado ECO实例教程一 增加LUT(GUI操作)

本篇文章我们以Vivado的wave_gen工程为例,来看下如何通过ECO来增加一个LUT,并对内部信号实现取反的功能。

挑战赛集训: 硬件平台解析与学术奖专项支持

XILIINX开发者社区于09.22携手电巢直播平台进行了硬件平台+开发技巧+赛制详解的直播详解活动,为了便于更多的小伙伴学习,我们整理了本次直播的回放,帮助更多的的开发者和本次参赛者更好的理解赛灵思的AI技术路线,为您的参赛项目提供一些借鉴和参考。

Xilinx系列FPGA SelectIO简介连载一

FPGA是电子器件中的万能芯片,Xilinx FPGA处于行业龙头地位更是非常灵活。FPGA管脚兼容性强,能跟绝大部分电子元器件直接对接。Xilinx SelectIO支持电平标准多,除MIPI C-PHY电平(三电平标准)外,IO能直接对接3.3V以及3.3V以下基本所有电平标准,初步统计支持72种不同电平标准。