跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
开发者分享 | 巧用方法论

“方法论 (Methodology)” 报告是 Vivado 工具中的一项功能,它使用 UltraFast 设计方法论 (UFDM) 以及 Versal ACAP 设计方法论来帮助精简设计进程和提升 QoR。方法论分析是一种特殊形式的设计规则检查,专用于检查是否符合设计方法论,并识别进程中出现的常见错误。

设置I帧的QP,提高I帧的质量

在有些应用中,发现I帧不够大。MPSoC VCU CtrlSW可以设置每一帧的QP大小。因此,可以通过设置I帧的QP,提高I帧的大小,从而提高I帧的质量。

挑战赛新增大中华区专属报名通道,事半功倍,不来看看么?

为了更好地帮助中国区的开发者们顺利参加本次比赛,我们特意开通了大中华区的专属报名通道,各位可使用中文提交您的基础信息

ZYNQ学习之路——AXI DMA

AXI DMA IP核提供了AXI4内存之间或AXI4-Stream IP之间的内存直接访问,可选为分散收集工作模式,初始化,状态和管理寄存器等通过AXI4-Lite 从机几口访问,结构如图1所示,AXI DMA主要包括Memory Map和Stream两部分接口,前者连接PS段,后者连接带有流接口的PL IP核

连续5周,专为中国工程师打造的40场FPGA在线研讨会!你,千万不要错过!

2021 年 11 月 16 日至 12 月 14 日,Xilinx Adapt – 中国站即将于线上举行。作为 Xilinx Adapt 2021 的延申,Xilinx Adapt – 中国站将持续 5 周,并针对本土市场带来一系列量身打造的特色内容。

以前沿 AI 方案化解视频分析难题

今天,视频分析广泛正应用于人们的日常生活。从帮助智能楼宇提升安全性、在智慧城市中检测拥堵与犯罪,到配合新冠防疫要求监测口罩佩戴情况,视频分析正助力解决各种实际问题,令商业和生活更加智能。数以亿计的摄像头被部署于城市、零售店、火车站以及制造生产线上。纵能眼观六路,但分析能力是否八面玲珑?

让高端视频会议系统触手可及

维海德最新打造的高端云台(PTZ,Pan-Tilt-Zoom )摄像机VX600NF,以赛灵思 Zynq® UltraScale+™ EV 系列为核心部件,将超高清摄像机技术推上新高峰,让高端视频会议系统的部署触手可及。

如何在Vivado 综合为 Verilog "include" 文件定义正确的路径

如何在Vivado 综合为 Verilog "include" 文件定义正确的路径。可使用以下方法定义包含文件的位置:

定制化的科研仪器 - PYNQ&RFSoC助力量子计算

费米实验室,普林斯顿大学,芝加哥大学等科研机构联合发表了基于PYNQ RFSoC框架的开源量子位控制器-QICK (QuantumInstrumentation Control Kit),能够支持直接合成最高6GHz载波频率的控制脉冲。QICK包含Xilinx的ZCU111评估板,定制化的固件和软件和一个可选的定制化的模拟前端板。

FPGA中截位导致的直流分量如何去除?

在用FPGA做算法时,由于FPGA中一般都是使用定点数据,因此经常需要移位操作。比如一个16bit的信号经过滤波器后,由于滤波器的增益,输出结果肯定不是16bit,如果我们想保持输入输出的位宽是一致的,那就必须要进行移位。

如何在 Vivado XSIM 中创建 .vcd 文件?

如何在 Vivado XSIM 中创建 .vcd 文件?以下为生成 .vcd 文件的步骤:

FPGA调用浮点数IP核实现浮点运算、以及CORDIC核计算三角函数,连续进行多次运算的时序

单片机的硬件串口,发送和接收完毕都有相应的标志位,例如TC(发送完成)和RXNE(接收完成)位。FPGA则不同,FPGA采用的是AXI4-Stream协议,数据送入IP核后,经过固定数量的时钟周期后,就得到运算结果,没有任何标志位表明运算完成。

【工程师分享】MPSoC VCU调试方法和调试流程

MPSoC VCU在很多产品中得到了应用。在不同产品的调试过程中,有一些共同的办法。首先看看Video子系统的简单框图,其中包含视频输入、编解码、视频输出等模块。视频输入模块,硬件可能是HDMI-RX和FrmBufWrite; 软件一般是Linux V4L2。编解码模块是VCU,配套的软件是GStreamer,或者Ctrl-SW

ZYNQ学习之路——DMA PS(PL330)基础

DMA是直接内存访问(Direct Memory Access),DMA引擎可以将数据从一个地方传输到另一个地方,在传输过程中不经过CPU的控制。最简单的DMA用法是将数据从内存的一个区域搬运到另一个区域。

赛灵思自适应计算挑战赛 快问快答

赛灵思2021自适应计算挑战赛自9月7日正式开赛以来,收到了来自全球各地区的FPGA软硬件开发者们的积极关注,在大赛官方讨论区FAQ页面,开发者们对于本届大赛项目设计以及创新方向等相关问题的讨论也是此起彼伏。因此,XILINX开发者社区也对近期开发者们提出的问题进行了汇总,希望能帮助更多的参赛者了解本次比赛的更多详情。

如何检查或手动设置Xilinx 设计工具的环境变量?

如何检查或手动设置Xilinx 设计工具的环境变量?

Versal ACAP 系统集成和确认方法指南

赛灵思 Versal™ 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性,因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。本指南将分为以下五大章节,遵循指南里的步骤和最佳实践进行操作,将有助于您以尽可能最快且最高效的方式实现期望设计目标。

关于视频解码你不知道的事

在新冠疫情的影响下,互联网视频流量呈加速增长态势。电子竞技、远程医疗、电子商务、娱乐和远程学习中的视频转码工作负载愈加普遍,计算密度也进一步增大。这样一来,内容分发网络( CDN )提供商便面临巨大压力,因为他们需要以最低的资本支出( CAPEX )高效分发直播视频内容,而该情况也迫使他们对自身硬件基础设施和软件功能进行重新评估。

如何快速切入全新百亿美元市场

如今的电子领域创新可以说是层出不穷,特别是 AI 领域更是精彩纷呈。开发者时常会有一些创新算法出来,而前面提到的硬件平台常常不能满足新算法的需求,因此,开发者要么修改他们的算法,要么更改硬件平台。这样创新的步伐不得不放慢下来。那么有没有这么一个平台呢?

挑战赛宣讲: Xilinx Kria KV260 线下实践

赛灵思软件与AI市场部高级Vitis AI 技术专家在成都·赛灵思应用创新中心为大家进行一场针对热门赛道Xilinx Kria KV260 的线下培训,开发者可以通过专家讲解和在现场上手实践来更加深入地了解产品性能、优势以及基于此构建可实施的创新型应用。