跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
开发者分享 | 使用方法论报告6: 设计无法连贯布线

本篇博文中的分析是根据真实客户问题撰写的,该客户的 DFX 设计无法连贯布线,存在布线重叠。本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。

【工程师分享】如何给视频码流添加PTS和用户自定义信息

通过如下流程,可以给视频码流添加PTS和用户自定义信息

Vitis AI 运行TensforFlow模型

在百度edgeboard fzu3上运行CIFAR10 Classification,介绍Vitis AI TensorFlow设计过程,将Python描述的网络模型运行在Xilinx DPU上。

ZYNQ学习之路——CAN总线学习

本文简要介绍CAN总线协议,以Linux驱动CAN网络为重点介绍。

Xilinx 携手 NEC 加速下一代 5G 无线电单元全球部署

赛灵思今日宣布,双方正合作开发 NEC 的下一代 5G 无线电单元( RU),预计 2022 年可用于全球部署。赛灵思 7nm Versal AI Core 系列器件现已量产出货,将助力全新 NEC RU 实现更出色的性能。这些最新型 NEC 5G 大规模 MIMO RU 利用数字波束成形带来更高效的通信和更高带宽。NEC RU 旨在满足全球市场需求,将支持C-Band 在内的多种 5G 频段。

用最新视频AI 解决方案解决当今视频分析五大难题

视频分析在我们生活中的许多方面都越来越多地被使用,无论是在智能楼宇中通过人脸识别控制安全点,从而提供比门禁卡更加可靠的安全性,还是监测是否符合佩戴口罩和保持社交距离,从而满足新冠疫情的抗疫要求,也或是监测交通拥堵和发现犯罪的智慧城市部署,视频分析应用无处不在

挑战赛全知道: 参考资料大全!

近日,赛灵思携手 Hackster.io 再次向开发者发起了自适应计算的挑战。比赛开启短短2周,我们收到了全球开发者的踊跃报名以及硬件申请,为了更好地服务中国区的开发者参加比赛,XILIINX开发者社区整理了三大赛道可用到的参考资源,祝大家一臂之力!

D触发器都有哪几种类型?对应什么样的代码?

今天我们来研究一下D触发器都有哪几种类型?又对应什么样的代码?

借助加速图形数据库提高患者疗效

医疗服务提供商收集的数据量正在不断增长,并正在颠覆当前的数据分析方法。与此同时,跨表格和业务实体联网并识别隐含关系与模式的能力,为提升患者护理和患者疗效以及为医疗服务提供商降本增效方面,提供了诱人的突破。

加速金融交易为什么非 FPGA 不可

过去 20 年里,金融交易技术领域风起云涌:电子交易、算法、智能订单路由器持续演进;高频交易( HFT )兴起;为追求增强收益而寻找更复杂的阿尔法 ( Alpha )搜索策略。伴随这些趋势,金融交易指令也经历了重大变化。

在Vitis中编译Vitis AI Library应用

如何将Vitis AI Library应用加入Vitis进行编译,生成可执行文件?

Kria 机器人堆栈 (v1.0)

Kria™ 机器人堆栈 (KRS) 是一组集成的机器人库和实用程序,它们使用硬件来加速工业级机器人解决方案的开发、维护和商业化。它采用 ROS 2 作为软件开发工具包 (SDK),并提出了一种以 ROS 2 为中心的开发方法,涵盖从计算图的创建到 Xilinx App Store 中的 ROS 2 覆盖工作区的商业化。

时势造利剑,自适应计算走向主流

在过去,当软件工程师在CPU或者GPU上面进行开发时,需要改变或优化软件来适应硬件。但是随着近些年的人工智能,机器学习等科技的发展及普及,所有的软件开发者都在寻找一种让硬件适用软件的方式,由此提升程序开发的效率。同时也需要一个平台来适应各类开发人员的使用需求,这时候新的计算方式就应运而生了。

Zynq & Zynq UltraScale+ MPSoC 以太网接口调试

Zynq&ZU+ Mpsoc的以太网使用普遍,从功能大致分为2类应用:调试管理、数据传输。本文主要集中在PS端的Ethernet RGMII外接phy设计和调试,该部分客户用的最多也最容易出问题,希望通过本文对基于RGMII+phy的典型应用快速入门,解决问题。

即将推出新的项目!POWER ISA再进化

近日,OpenPOWER 基金会执行董事 James Kulina 在印度知名高等学府印度理工学院鲁尔基分校(IIT Roorkee)与 OpenPOWER 及 IBM 联合举办的OpenPOWER 堆栈技术研讨会上,分享了OpenPOWER基金会的最新进展及未来发展方向。

XDC约束中加入注释,为什么会导致该约束失效?

在Vivado工程的调试中,xdc文件指定管脚后,我们偶尔会临时修改管脚位置,但之前的位置信息还想保留在xdc中,因此很多工程师就会选择将之前的管脚信息注释在修改位置的后面。比如下面的工程中,rxd_pin的位置本来是F25,我们需要临时改成E17,同时把F25注释到后面,表明这个位置之前是F25

GTX/GTH/GTY/GTP/GTZ/GTM有什么区别?

不同芯片上使用的高速收发器也不同,而且同样是GTX,不同系列芯片上的速率也可能不同。比如7系列的FPGA,GTP最高可以达到6.6Gb/s,GTX最高12.5Gb/s,GTH最高13.1Gb/s,GTZ最高28.05Gb/s

Vitis Model Composer 教程 (v2021.1)

本文描述了在Vivado IDE环境中使用MATLAB和Simulink的DSP附加组件。

【工程师分享】在MPSoC ZCU106单板的HDMI-Tx上基于eglfs_kms的运行QT应用程序

按照在MPSoC上运行基于eglfs_kms的QT应用程序, 可以在MPSoC ZCU106单板的DP上基于eglfs_kms的运行QT应用程序。按照在VCUTRD 2020.1 里设置HDMI-TX显示QT界面, 可以在MPSoC ZCU106单板的HDMI-Tx上基于X11的运行QT应用程序。

在petalinux中加入读视频功能

在运行Vitis AI VART例程时出现如下问题,在读取视频时出现错误。 需要在配方文件中加入opencv功能 进入工程目录