赛灵思今日在SC21 全球超级计算大会上宣布，推出 Alveo™ U55C 数据中心加速器卡，以及一款基于标准、API-driven 的集群解决方案，用于大规模部署 FPGA。Alveo U55C 加速器可为高性能计算（ HPC ）和数据库工作负载提供卓越的单位功耗性能，同时还能通过赛灵思® HPC 集群解决方案简便扩展。

高阶自动驾驶的量产落地需要整个技术体系的进步。感知、决策、控制，每一个环节的软硬件都需要持续不断的创新。其中，后两者能否安全、准确地实现，取决于自动驾驶车辆的感知能力。

作为自适应计算领域的领导者，赛灵思在 SC21 超算大会上推出了 Alveo U55C 数据中心加速卡，以及一套基于标准 API 驱动、用于大规模 FPGA 部署的新集群解决方案。前者能够为高性能计算和数据库工作负载带来卓越的每瓦性能，并通过该公司的 HPC 集群解决方案实现轻松扩展。

本演讲将展示如何使用 Zynq UltraScale+ MPSoC EV 器件中集成的VCU功能，解决流媒体应用中的技术挑战

PSX4采用了Xilinx Zynq Ultrascale+MPSoC，并带有4k分辨率的视频编解码器。凭借其包含的中间件和对许多常用外设和接口的支持，这款SBC可以加速软件开发、优化编译，帮助开发人员快速启动监控、机器视觉和嵌入式视觉应用的设计。

在Vitis里面创建了一个LwIP工程，调试的时候发现，在BRAM里面运行正常，但如果改到DDR3内存里面运行，启动时就会卡死在sleep函数上。于是建立了一个Hello World工程来检查，代码如下：

参与本期主题，您将看到来自赛灵思的 Vitis 和 Kria SOM 平台在工业、医疗以及视觉方向的最新方案与技术。另外还邀请到了来自上海联影医疗科技以及雪湖科技的精彩案例分享。

Kintex UltraScale+ FPGA KCU116 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。如果在 KCU116 上遇到了电源问题，可能就必须使用 Maxim InTune PowerTool 线缆重新编程这些器件。

Vivado 2019.2开始就没有SDK了，需要在Vitis上创建应用工程。网上大部分都是创建Platform Project再创建Application Projet，然后在Application Projet里导入平台文件。其实一个简便的方法是直接创建Application Projett导入平台文件。

本文描述 AI 引擎内核编码的复杂性。

本次为期2天的线下讲座，将基于边缘端器件，搭配Xilinx MPSoC官方开发板ZCU104，引领开发者快速搭建Vitis AI开发环境，熟悉Vitis AI开发的设计流程及其基本技巧

深鉴科技的DNNDK，是一个基于xilinx FPGA的SDK端的深度学习开发工具包，能够快速的实现深度学习的硬件化。本文来了解深鉴科技DNNDK内容。

了解 Vitis 2021.2 的新特性和增强功能

如果要在 UltraScale+ 器件中执行手动眼扫描，重新排列程序会导致 PCIe 重新训练，降至第一代产品的速度，并停留在那里。

本文以Zturnboard为例介绍如何在SDSoC中使用OpenCV，本文在Ubuntu 16 64位,SDSoC2018.2(安装在ubuntu中)中测试通过。

Zynq 7020 的 PS 端（ARM 端）的外设 IO（也叫 IOP）分为 MIO 和 EMIO，他们有什么区别呢？

本指南总结了使用 Xilinx® Zynq® UltraScale+™ MPSoC 器件进行设计所需的以软件为中心的信息。

在这个项目中，我将创建一款用于智能办公室移动办公布局的应用。我将使用 Ultra96-V2 演示 Vitis AI 模型库和面向 PYNQ 的 DPU IP 核的编译流程。

虽然看起来AXI Interrupt Controller的intr[0:0]位宽无法修改，但实际上，添加一个Concat IP，这个IP可以设置In0的个数，设置为2。In0连接上中断线后，再把dout和intr相连

在FPGA的开发中，对于两个异步时钟，如果我们可以在RTL的设计中保证这两个时钟域之间的处理都是正确的，那就可以让工具不分析这两个时钟域之间的交互。