AI 引擎内核编码最佳实践指南 (v2021.2)

judy 在周一, 11/15/2021 - 14:27 提交

本文描述 AI 引擎内核编码的复杂性。

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

Vitis Unified IDE 和通用命令行参考手册	【下载】UltraFast 设计方法指南（适用于 Vivado Design Suite）	【XDF资料下载】使用支持 SDSoC 的机器学习创建嵌入式视觉系统
Zynq UltraScale+ MPSoC：软件开发者指南 (v2021.2)	【下载】AXI 1G/2.5G 以太网子系统产品指南 (v7.2)	UltraFast 设计方法时序收敛快捷参考指南

最新文章