双核S7-VU19P逻辑系统配置了双颗赛灵思 UltraScale+ VU19P FPGA，多套逻辑系统可堆叠或机架部署，以支持更大逻辑规模的设计。搭配芯神瞳协同仿真套件轻松实现将设计链接到原型验证环境，允许大量的事务级数据在 FPGA 与 PC 主机之间进行交互；同时可选配内置的深度调试套件 MDM Pro，用于多颗FPGA的深度调试

本篇博文中的分析是根据真实客户问题撰写的，该客户发现硬件中存在 DDR4 校准错误，不同板以及不同构建 (build) 之间出现的故障并不一致。本篇博文旨在演示用于缩小根本原因范围以及修复此问题的部分调试技巧。

Vitis AI开发套件提供high-leve C++/Python APIs(VART)进行从云到边器件开发。对于边缘DPU，除了VART，还可以使用advanced low-level C++/Python APIs。

新兴的 5G 网络依托毫米波频谱运行，这意味着 5G 网络的性能优于 4G 网络，能够以更高的速度、更低的延迟传输更多数据。毫米波频谱技术发展前景广阔，但也使设备制造商面临大量设计挑战。例如，相比低频信号，毫米波频谱信号更易因大气及其他物体的阻隔而衰减。

Xilinx 多任务模型旨在同时完成不同的图像感知任务，同时实现高性能和高效率。凭借 MTLv3 模型，以及在 Vitis AI 的助力下，现可实现面向车辆检测、车道检测、分割、可行驶区域检测和深度评估的 5 个任务，基于一个模型，在边缘实时速度运行。

美国迪芝伦科技有限公司（Digilent）生产开发板和套件以及各种测试测量工具，借助便携式仪器的灵活性，为工程师、研究人员和学生提供专业级的分析能力。作为赛灵思技术的长期用户，该公司继续采用赛灵思 SoC 和 FPGA 器件，开发出两款功能强大的新型测试测量设备，为客户带来更高性能、更低成本和更强的灵活性。

今天，赛灵思与 DFRobot 宣布启动“科技女性创客马拉松”，号召大中华区科技女性利用赛灵思 Pynq 开源框架构建物联网应用，将创新想法变为现实。本次创客马拉松采取团队形式。赛灵思将为参赛者需提供基于 Python 的 Pynq 开发板，用于构建物联网设计。Pynq 开发板兼具树莓派和 Arduino 的强大功能，以及赛灵思 FPGA 的快速、并行特性和可定制逻辑。

赛灵思与魔视智能今日宣布，双方正合作推出一款面向汽车市场的解决方案。它将赛灵思车规级（ XA ） Zynq® 片上系统（ SoC ）平台与魔视智能的卷积神经网络（ CNN ）IP 相结合，专门用于前视摄像头系统的车辆感知与控制。

欢迎参加Xilinx官方授权培训提供商-依元素科技举办的在线培训活动，专注于Versal®ACAP平台开发！了解最新的 Xilinx Versal ACAP 平台及其组成模块，支持更灵活地实现系统加速；Versal独有的功能特性，如人工智能引擎（AIE）和片上网络(NoC)，将在Vitis统一软件工具流程中覆盖支持；

本文对vitis设计流程进行总结

在一些工业应用中不管出于成本还是功耗又或者集成难度可能不需要DDR，这些系统只需要很小的内存空间来存储和执行其应用程序，对于这些系统OCM可以满足其与存储器相关的需求。本文主要介绍在OCM空间不足时从flash执行应用程序时如何提高性能。

本文以XC7A35TFGG484-2这款芯片为例，采用米联客FPGA开发板，用MIG核驱动DDR3内存。FPGA外接的晶振大小为50MHz，DDR3内存的驱动频率（ddr3_ck_p和ddr3_ck_n）为400MHz。选用的DDR3内存型号为MT41K128M16，内存容量为256MB。

了解Versal™ ACAP的系统级优势以及与基于可编程逻辑的竞争器件的比较性能。

现场可编程门阵列(FPGA)的功能逐年扩展，始终围绕着一个核心价值，那就是较其他嵌入式技术的灵活性与性能优势。毫无疑问，近年来FPGA最主流的趋势是整合嵌入式处理器和接口设备，让设计人员能够将合适的任务分配给合适的运算引擎。

利用ROS 2来实现FPGA的软件定义硬件。

在Vitis下运行DNNDK例程时，（例程地址https://github.com/Xilinx/Vitis-In-Depth-Tutorial/blob/2020.1/Vitis_Pla…）运行到编译时，（20 Right click the hello_dpu project folder and select Build Project）一直出如下错误

Dialog半导体公司今天宣布扩大与赛灵思公司的合作。Dialog已获青睐为赛灵思的新型Kria自适应系统模块（SOM）提供电源管理方案，该模块面向智慧城市和智慧工厂中的视觉人工智能（AI）应用。

本文重点介绍分立式微控制器 (MCU) 和分立式现场可编程门阵列 (FPGA) 的组合，展示了这种架构如何适合高效和迭代的设计过程。利用研究资料、实证结果和案例研究，探讨这种架构的好处，并提供示范性的应用。读完本文，嵌入式系统设计者将对何时以及如何实现这种多功能硬件架构有个更好的理解

BittWare的SmartNIC Shell和BittWare的Loopback Example的功能之一是一个数据包解析器/分类器，它可以从数据包中提取协议字段。通过这篇白皮书，我们不仅要描述我们的Parser，还要解释如何使用HLS来构建和配置它，从而获得比使用P4语言更好的实现。

Vitis统一软件平台将Xilinx各种软件统一，即支持Vitis嵌入式软件开发流程，又支持Vitis应用软件加速开发流程。本文介绍Vitis嵌入式软件中的linux应用程序开发流程。