本设计咨询涵盖如下 Versal DDRMC 设计：使用对应 LPDDR4 和 x8 或 x16 DDR4 组件接口的 DQS 字节组管脚交换所生成的设计。

本文主要包含MultiBoot的功能简介、流程介绍和工程实现几个部分的讲解。

本视频介绍宏景智驾和赛灵思一起打造的面向高等级自动驾驶系统解决方案。

大多数FPGA程序员认为，高级工具总是发出更大的比特流，作为提高生产率的"成本"。 但事实总是如此吗？在本文中，我们展示了一个真实的例子

本篇博文将继续介绍在Vitis中把Settings信息传递到底层的Vivado。

本文描述如何使用 Dynamic Function eXchange 灵活高效地使用硬件资源来动态更新已部署的系统。包括对技术历史的回顾。

本视频介绍深圳市艾为智能有限公司的CMS及BSD方案

本白皮书描述智能设计如何使用机器学习和基于规则的系统来模拟时序收敛专家并提高生产力。

今天对于越来越多的人来说，人工智能（AI）已经不再是一个很“玄”的概念，而是实实在在走到了我们的身边。其中视觉AI应用就是离我们最近的一个。不论是无处不在的“刷脸”身份认证，还是工业生产线上的机器视觉检测，或者是汽车的自动驾驶，视觉AI应用正在快速渗透到我们生活中的方方面面。

Versal™Premium 系列符合 PCIe® 规范修订版 5.0，并且通过每条通道每秒 32 千兆次传输的速度支持全部链路速率。该视频演示了 Versal Premium ACAP 中面向 PCIe 的两个可用子系统，这在下一代网络和云基础架构中至关重要。

Kria系列是专门针对边缘部署而精心设计的SOM产品组合，从入门套件到生产SOM，无所不包，可简化系统开发，助力加速产品上市进程。KV260 入门套件是一款功能齐全的评估套件，能够利用预构建的加速应用来快速开发独特的解决方案，以在 K26 SOM 上进行生产部署。

赛灵思 Vitis AI 是一款功能强大的机器学习开发平台，用于在赛灵思自适应计算平台上实现 AI 推断加速。最新发布的 Vitis AI 1.4 版本为用户提供了完整的解决方案堆栈，首次实现了对最新 7nm Versal ACAP 平台和16nm Kria™ SOM的支持。

赛灵思开发者计划是一项面向全球开发者朋友推出的专项服务计划，打造了涵盖课程学习、项目开发、交流分享三大板块的自循环开发者生态体系，同时开放了多项权益（免费课程培训、硬件借用、专属活动邀请、新工具试用、自适应挑战赛激励和月度项目推荐等）

本视频介绍雪湖科技基于赛灵思FPGA推出的LiDAREYE解决方案。

为处理海量数据、复杂算法、超低延时的应用提供数字化加速驱动力是赛灵思一直的目标。为此，赛灵思研发 Bootgen 工具支持将二进制文件缝合在一起并生成器件启动镜像定义了多个属性和参数作为创建启动镜像时的输入。

从金融、电信、工业、消费到航空航天与国防以及汽车，如今，“同步”这个概念，在所有行业无处不在。众多应用完全离不开同步；本文将探讨其中的部分应用并根据这些示例来分享同步这个概念。此外，本文的第二部分将研讨同步的两个关键技术指标：精度与准确性和集成。

上一篇文章讲到了如何生成可供Vitis使用的XRT platform。这次我们使用生成的platform来开发一个完整的加速器Demo并在ZCU06上跑通。

7月23日，Xilinx最新发布了Vitis AI 1.4版本，该版本在原有的AI加速解决方案基础上，首次增加了对Xilinx 7nm Versal ACAP两款平台VCK190，VCK5000 PCI-E卡，及16nm Kria SOM平台的支持，使得这一AI推理加速方案更加完整、灵活、强大。

本视频描述了 Vitis AI 安装说明、如何设置环境、以及如何安装 Vitis AI 目标板的依赖项。

该设计咨询涵盖如下 UltraScale+ GTH/GTY 收发器问题，即 GTPOWERGOOD 在上电后可能无法断言有效。所有 UltraScale+ GTH/GTY 收发器中均包含 *_delay_powergood.v 模块。