由 AI 提供支持的应用，正在日益普遍地被部署到边缘和终端，高性能 AI 推断正在推动更智慧的城市和高度自动化的智能工厂步入现实。随着智能零售引入了极为精致的自动化购物体验，零售体验也变得更加精巧细腻。这些应用需要具备极高可靠性并提供高性能，同时也需要提供高效紧凑的外形尺寸。

毕设要用到Xilinx家的ZCU106这块板子，了解到最近Xilinx统一了Vivado，XilinxSDK，并集成了常用开源IP核，推出了Vitis统一软件平台，使我们不再需要关注底层的Verilog实现，因此尝试使用Vitis开发一个神经网络加速器，作为毕设的基础。

Versal Premium HSC 或高速加密块可为 Versal 系列带来高达 400G 的 AES-128/256 加密和解密功能。 在本演示中，我们将展示 HSC 模块的功能以及它与其它硬 IP 协作的原理并快速演示该模块本身在当前硬件中的工作情况。

新的挑战需要灵活应变的解决方案，既要能够处理多样化的需求，同时也要能够随市场需求的变化而持续演进发展。Zynq® UltraScale+™ RFSoC DFE因其架构上集成了比传统软逻辑更多的硬化 IP 逻辑， 使得其在保持赛灵思一贯的灵活应变价值的同时，还能媲美定制 ASIC 在成本和功耗上的竞争力，因此能轻松应对这些挑战。

SmartLynq+ 模块的构建旨在满足高速调试和跟踪需求，主要面向使用Versal™ 平台的开发者。与此前的赛灵思调试产品相比，SmartLynq+ 模块通过 HSDP 可将 Linux下载时间加快高达28倍，将数据捕获速度提高100倍。更快的迭代和重复下载既提高了开发效率，也缩短了设计周期。

“软硬兼长”是京信与赛灵思合作的基础，也是更好赋能 Open RAN 的一大关键。自2007年初以来，京信随即开始采用赛灵思芯片及解决方案，并随其演进步伐持续开发高质量无线电产品及系统。赛灵思 Artix 7 系列 FPGA 广泛用于京信 2G/3G/4G 传统产品线。伴随 5G 时代的到来，赛灵思 Zynq 7000 SoC、MPSoC、Kintex 系列已广泛应用于京信新一代高效无线产品。

ElectroKnox 需要为前沿汽车应用、服务和安全建立通用且强大的基础。该公司的 SGW1000 汽车智能网关解决方案是一种基于赛灵思 Zynq UltraScale+ MPSoC 平台的软硬件统一平台解决方案。该方案支持 OEM 厂商快速在软件中开发功能，并缩短上市进程，让“软件定义汽车”的理念进一步贴近现实。

大学生方程式汽车大赛（Formula Student）是全球最大的工程师竞赛。得益于创新的、基于FPGA模块的电动传动系统，位于瑞士苏黎世的AMZ学生团队成功问鼎这项赛事。AMZ团队的赛车配备了4台基于Enclustra(瑞苏盈科)水星Mercury ZX5核心板（基于XilinxZynq 7015 SoC）打造的逆变器，创造了最快圈速。

多地巡回、连续数月，究竟是怎样一款产品令安富利为其精心筹备了一连串活动？ 如何跨越AI系统的开发门槛成为一名“高级玩家”？拥有一款“开箱即用”的开发套件是种怎样的体验？

科研仪器成本高昂。研究人员如果想要在实验室里测量 13 种不同参数，就需要 13 种不同的工具。而且随着越来越多的研究人员、工程师和学生需要开展远程协作，为每个人配备必要工具来完成工作的成本也会迅速增加。Liquid Instruments 意识到了这一挑战，并决定开发出一套解决方案，使用由软件定义的硬件将多种工具集成为单个工具，改变测试测量的方式。

在Vitis完成这个过程的底层，实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时，我们需要在Vivado中分析时序问题的原因, 并根据时序失败的原因调整Vivado各个步骤的选项。有时我们也需要调整Vivado各个步骤的选项做不同方向的优化。

Vitis + ZCU104案例教程分享

本文描述了如何使用 XMPU、XPPU 和 TrustZone 提供的硬件和软件机制进行子系统的隔离。

了解如何将动态区域放置在动态区域内，以扩展 Dynamic Function eXchange 设计的灵活性和效率。

使用 Alveo U30 软件开发者套件 (SDK) 在一天内启动开发。观看视频，快速上手。

Kintex UltraScale+ 拥有的高速 SerDes，大大简化了 PCB 设计、节约了 PCB 面积；其片内集成大量 Block RAM、UltraRAM，替代了传统方案中的多片外挂 QDR SRAM，从而大幅节省 IO 资源和 PCB 面积。Kintex 器件所拥有的高速处理时钟和丰富的 DSP 资源，满足了数字示波器宽带实时数字信号处理，复杂滤波，高速 FFT 需求。

在使用ZYNQ进行开发设计时，往往需要对一些GPIO引脚进行配置，传统的配置方法通常在PL端进行管脚约束之后在Verilog代码中对相应引脚进行配置。这样如果开发过程中一旦有需要对管脚配置进行修改的话，那么就必须重新进行综合、布局布线、生成比特流文件，如果设计工程相对复杂的话，完成整个过程通常需要相当长一段时间。影响开发效率。

Xilinx Kintex®-7 系列 FPGA 采用 28 nm 工艺，提供业界最高的性价比和低功耗，同时提供高 DSP 比率和高性价比封装，支持 PCIe Gen3 和 10 Gbps Ethernet 等主流标准。Kintex®-7 系列是各种应用的理想选择，比如 3G/4G 无线、平板显示器和 IP 视频解决方案。

DNN加速器的设计一直在两个方面使力：通用架构和高效性能。通用性需要自顶向下的设计，首先综合各种神经网络的算子设计一套标准的指令集，然后根据硬件平台的特点，考察计算资源，存储资源以及带宽，进行硬件的模块化设计，在指令集以及硬件的特殊结构基础上，再去构建工具链。

为专用硬件架构设计神经网络，是近年来的热门话题，特别是在边缘器件上。在本次演讲视频中，您将了解如何借助 Once-for-All 神经网络，以低成本形式为 Xilinx 普及型 AI 平台 Vitis AI 搜索和部署高效率模型。