跳转到主要内容
iWave 的 Zynq UltraScale+ MPSoC SOM 支持万兆以太网功能

以太网技术继续向更高、更优的性能和功能水平不断迈进。万兆以太网 (GbE) 有望满足苛刻的市场需求,提升性能并仍能兼容之前的各种变型。它可以满足高性能实时系统、云计算、零延迟传输系统和高性能嵌入式计算 (HPEC) 的苛刻需求。它也是高速处理器之间和 I/O 通信的可行性选择。

Xilinx Artix-7(小电流)电源和时序

Xilinx Artix®-7 系列的成本优化型 FPGA ,提供具有业界最高性能功耗比的结构、收发器线速、DSP 处理能力和 AMS 集成。该系列产品采用 MicroBlaze™ 嵌入式软核,支持 1066Mb/s DDR3,特别适用于各种成本功耗敏感型应用,比如软件定义无线电、机器视觉相机和低端无线回传。大电流型号适合 > 4A 的设计,小电流型号适合 < 4A 的设计。

Vitis HLS 2020.2使用Vitis Vision实例代码实现图像处理dilation

环境条件,首先需要安装opencv3.x版本,这个opencv是在执行test bench的时候才有用,个人理解就是能够生成处理后的图片,方便对比处理效果。不安装并不影响生成RTL kernel。

加速实时人工智能推断

Xilinx 器件及 Vitis/Vitis AI 解决方案可为众多应用加速,包括视频处理、图像预处理、AI 推断以及内存带宽优化等。在本视频中,我们将演示如何使用 Xilinx ZCU104 开发人体检测应用。

开发者分享 | 利用 Python 和 PyTorch 处理面向对象的数据集 - 3:猫和狗

在本篇博文中,我们将在“猫和狗”数据库上重复先前第 2 部分中已完成的过程,并且我们将添加一些其它内容。

Xilinx Vitis 2020.2 Ubuntu 设置串口连接ZCU102开发板

前提环境:开发板上电后,JTAG模式启动,SD卡已烧写系统文件,JTAG 和UART已连接主机。首先 下载驱动Linux_3.x.x_4.x.x_VCP_Driver_Source.zip

Xilinx推出 Versal HBM ACAP:计算更快、更智能、更安全

Xilinx 推出 Versal™ HBM 系列,在单个平台上融合了高速存储器、安全连接和自适应计算,面向计算最密集、内存受限、高带宽应用。

FPGA加速的NVMe存储解决方案

近年来,向基于NAND闪存的存储迁移和非易失性存储器快车®(NVMe™)的引入,为技术公司以不同的方式"做存储"增加了许多机会。实时数字业务的快速增长和多样性要求这种创新,以便实现新的产品和服务。本应用说明介绍了BittWare支持FPGA和MPSoC的250系列加速器产品如何用于让客户为下一代物联网和云基础设施构建高性能、可扩展的NVMe基础架构。

Xilinx Versal HBM 系列集成高带宽存储器,应对网络与云端大数据计算挑战

赛灵思今日宣布推出 Versal™ HBM 自适应计算加速平台( ACAP ),这是 Versal™ 产品组合的最新产品系列。Versal HBM ACAP 在单个平台上融合了高速存储器、安全连接和灵活应变的计算。该系列集成了最先进的 HBM2e DRAM,可提供 820GB/s 吞吐量和 32GB 容量,与 DDR5 1相比存储器带宽提高 8 倍、功耗降低 63%。

Versal Premium 112G PAM4 GTM SERDES OFC

Versal Premium 通过全新的 GTM SERDES 提供了 112G PAM4。 本视频对此项技术进行了概述, 并演示了 SERDES 运行于直接连接铜缆。

科通携赛灵思FPGA布局智慧交通,瞄准全球125亿市场

近期,科通与全球头部FPGA厂商赛灵思携手雪湖科技打造的智慧交通场景设计方案,已成功在多家行业头部企业落地。科通作为服务芯片产业的技术服务平台,提供芯片的应用设计方案和销售,一直与赛灵思积极布局自动驾驶赛道。

重装上阵!2021赛灵思技术日开放报名

2021 赛灵思技术日是一场以“自适应”技术为平台的线下深度互动会议,是软件/硬件研发人员、算法开发、系统架构师的专属会议。在这里,您可以看到最新的产品工具介绍、方案与 IP 更新、应用实例展示等内容,更可以与专家面对面深入探讨从设计技巧、系统性能到架构优化等话题。

面向企业及接入网络扩展实现新一代安全技术

Xilinx 的 16nm FPGA、SoC 和 7nm Versal™ ACAP 以硬化模块及软 IP 形式提供多种架构组件,这使得它们成了设计新一代安全设备的理想之选。这些 IP 包括高速串行解串器和多速率接口 IP,例如硬化 MAC、PCIe® 接口和内存控制器等。

以全新 QDMA Shell 提升数据中心性能

赛灵思全新流式 QDMA (队列直接存储器访问)Shell 平台现已登陆 Alveo™ 加速器卡,能够为开发者提供主机与内核间的低时延直接流连接。QDMA Shell 包含一个高性能 DMA,它使用的多个队列专为高带宽和大量包数据传输进行优化。

精彩揭幕!2021 赛灵思技术日报名进行中

2021 赛灵思技术日是一场以“自适应”技术为平台的线下深度互动会议,是软件/硬件研发人员、算法开发、系统架构师的专属会议。在这里,您可以看到最新的产品工具介绍、方案与 IP 更新、应用实例展示等内容,更可以与专家面对面深入探讨从设计技巧、系统性能到架构优化等话题。

Open RAN 大势渐成,规模部署迫在眉睫

当下,Open RAN “大势渐成”。日本乐天集团计划在2021年年底前完成7000个站点的部署;美国 Dish Network 公司计划打造首个全面开放、符合 RAN 技术标准的全国性独立5G无线网络;欧洲一些最大的运营商发布了 Open RAN 系统的优先技术要求清单,以期从2022年开始大规模部署基于该架构的技术。

基于Vitis AI1.2 dpu平台测试

图文了解基于Vitis AI1.2 dpu平台测试

借助多功能 Xilinx Zynq Ultrascale+ MPSoC 加速计算密集型应用开发

计算密集型应用是指需要大量复杂计算的任何计算机应用。像 AI 推理、大数据分析、网络和科学研究建模之类就是如今的一些比较流行的计算密集型应用。Xilinx UltraScale MPSoC 架构提供了多种高级处理器,从 32 位到 64 位,支持虚拟化,并通过“合适的任务使用合适的引擎”理念实现了真正的异构多处理能力。

使用加密和身份验证来保护 UltraScale/UltraScale+ FPGA 比特流的应用说明

描述使用 Vivado® Design Suite 生成加密比特流和加密密钥的分步过程。