自从非易失性存储器快车(NVMe)协议问世以来，数据中心客户广泛采用了这项新技术，它为存储应用带来了更高的性能和低延迟。NVMe的功能集使该技术成为市场上增长最快的存储解决方案。国际数据公司预测，到2021年，基于NVMe的存储解决方案将产生超过50%的与主外部存储出货量相关的收入
最近陆陆续续有工程师拿到了VCK190单板。 VCK190集成了Xilinx的7nm AIE，有很强的处理能力。 本文介绍怎么运行Xilinx AIE的例程，熟悉AIE开发流程。
软硬件系统构建好之后，VCU可以正常工作了。可以在VCU软件堆栈的不同层次上对VCU进行编解码，下面介绍一下使用VCU控制软件如何进行编解码。
PetaLinux 能够根据Vivado的设计，自动生成V4L2的Video Pipeline的devicetree。但是它主要为Xilinx的VCU TRD服务，测试的组合比较少。很多时候，需要根据自己的工程，修改V4L2的Video Pipeline的devicetree。
在对抗疾病的战斗中，药物发挥了巨大的作用。因此，每找到一方对症的新药人类就赢得了一次对疾病的斗争！但是，新药的找寻和研究从来都是极其艰难和凶险的，中国古有神农氏尝百草寻药，但最后却被断肠草毒杀。到了近代，随着对药物的研究深入到分子层级，加上计算机的辅助，新药研制加速，但是平均下来仍然需要15年左右的时间以及20亿美元的投入。
Xilinx VCK5000 Versal 开发卡基于Xilinx 7nm VersalACAP架构构建，专为高吞吐量AI推理和高性能计算应用而设计。VCK5000具有标准化的软件开发流程，可提供比当今服务器级CPU高100倍的计算能力，并且比当今服务器级GPU更好的MLPerf推理性能，是云加速和边缘计算应用的理想开发平台。
随着设计复杂度和调用IP丰富度的增加，在调试时序约束的过程中，用户常常会对除了自己设定的约束外所涉及的繁杂的时序约束感到困惑而无从下手。举个例子，我的XDC里面并没有指定set_false_path，为什么有些路径在分析时忽略了？我怎么去定位这些约束是哪里设定的？本文结合一个具体案例，阐述了如何追溯同一时钟域内partial false path的来源，希望为开发者的设计调试提供一些技巧和窍门。
大多数人可能没有意识到我们的设备在多大程度上是由时间驱动的，无论是你的手机、你的笔记本电脑还是网络服务器。在大多数情况下，设备保持准确的时间一直是一个深奥的苦差事，由有限的硬件制造商负责处理。虽然这些设备达到了它们的目的，但几位Facebook的工程师认为必须有一个更好的方法。
1984 年，Ross Freeman 将其关于现场可编程门阵列 (FPGA) 的绝妙构想付诸实践并创立了赛灵思公司，从而确立了自适应计算的原理。从那时起，这项技术及其满足众多应用需求的能力，已历经漫长的发展道路。尽管自适应计算构建在 FPGA 技术的基础上，但它已经发展至足以覆盖更为广阔的应用类型。
在 XTD 活动现场，赛灵思软件及人工智能市场经理郭冰清讲解了两款基于 Kria SOM 平台的 demo 演示，包括实时人脸检测，以及多路 ReID 边缘加速计算盒。
靠近模拟-数字边界边缘节点的位置对真实环境的即时响应受高度重视，众多市场领域存在迫切需求。Versal™ ACAP 产品组合 AI Edge 系列则应运而生，作为一种领域专用架构 (DSA)，有效满足 7nm 芯片工艺系统提出的严苛要求。
如果是VCK190 ES单板，需要在Lounge里申请"Versal Tools Early Eacess"; "Versal Tools PDI Early Eacess"的License，并在Vivado里使能ES器件。在Vivado/2020.2/scripts/init.tcl的文件里，添加“enable_beta_device xcvc*”，可以自动使能ES器件。
Xilinx 的 16nm FPGA、SoC 和 7nm Versal™ ACAP 以硬化模块及软 IP 形式提供多种架构组件，这使得它们成了设计新一代安全设备的理想之选。这些 IP 包括高速串行解串器和多速率接口 IP，例如硬化 MAC、PCIe® 接口和内存控制器等。此外，Xilinx 器件还可提供业界一流的最新内存架构，其可为流程分类提供软搜索 IP，因此最适合网络安全与防火墙应用。
作为赛灵思(Xilinx)在疫情之后在北京举办的首场大型线下活动，今年赛灵思技术日特意将主题选定为“‘适’逢芯动，聚创未来”。赛灵思大中华区核心市场销售副总裁唐晓蕾在接受《电子工程专辑》独家专访时表示，虽然只有短短的八个字，但背后所蕴含的，是赛灵思希望在当前复杂多变的环境下，通过自适应计算平台汇集数据、汇聚生态，加速创新的美好愿景。
