随着智能计算逐渐渗透到数字世界的方方面面，如何更高效地应用智能计算，成为所有致力于改变世界的开发者所需面对的关键难题。

美乐威基于赛灵思Zynq® UltraScale+™ EV平台，打造了全新KVM坐席管理系统方案，能够提供前所未有的超低时延、高品质端到端音视频传输，成为千兆网环境部署的理想选择。

如何在 Vivado Design Suite 中定义 Verilog Macro？

本文描述了一种使用 Xilinx器件和 PICXO 的技术，该技术去除了外部 PLL 电路以允许 SDI 视频输出与输入 HSYNC 时钟同步。

近年来，AI 在边缘端的应用已成为不可阻挡的趋势，嵌入式AI指的就是这种在边缘端即可高效处理各种深度学习神经网络的应用加速模式。嵌入式AI能够让产品在设备层即可发挥智能化的检测、识别、分类等功能，因此成为智能产品开发或产业升级换代的热点。

本文提供一个系统，旨在通过利用千兆位收发器内的功能取代外部压控晶体振荡器（VCXO）电路。

在第三节中，我们成功创建了ZYNQ裸机下的SDSoC平台文件，但在实际使用中，要求使用Linux操作系统。本节介绍如何创建基于Linux系统的硬件平台。

本教程以米联客XC7A35T FGG484-2开发板为例，详细讲解一下用Xilinx Vivado 2020.1创建MicroBlaze软核工程，然后再用Xilinx Vitis 2020.1建立Hello World C程序工程的完整操作步骤。

Vitis™ 视频分析 SDK 旨在 Xilinx 目标平台或您自己的平台上构建和部署支持人工智能功能的智能视频分析解决方案的完整软件堆栈。

BittWare的Loopback例子演示了几件事。如何在设计中充分使用赛灵思CMAC。这包括根据DAC电缆长度设置Serdes传输预加重值。它还包括配置可选的AN/LT功能和处理从活动QSFP收发器接收的中断。

在完成PYNQ环境搭建后（zynq7035单板创建PYNQ镜像V2.6），本文介绍如何在PS端进行图片缩放。

对于Xilinx的FPGA，每一片都有一个专门的ID，就像我们的身份证号一样，每个都不一样，Xilinx也形象的把这个ID叫做DNA。7系列以及之前FPGA的DNA有57bit，Ultrascale FPGA的DNA有96bit，Zynq Ultrascale+的FPGA有两个DNA，PL端一个，PS端也有一个。

在全球电子工程领域知名媒体机构 ASPENCORE 主办的“2020 全球电子成就奖（World Electronics Achievement Awards）”上，赛灵思凭借 Kria 自适应系统模块 SOM 产品组合获得“2021 全球电子成就奖年度处理器/DSP/FPGA(Processor/DSP/FPGA of the Year)”殊荣。

为了获得最佳精度路径覆盖信息，必须正确定义时钟。

时钟要定义在时钟树的根 pin 或 port 上，称为 source point。
时钟的边缘应该由周期和波形进行组合描述。
周期使用纳秒做为单位进行定义。它对应于波形重复的时间。

BittWare提供StreamSurge，这是一个用于BittWare的XUP-P3R加速卡的100G网络负载测试应用。StreamSurge作为预编译的比特流免费提供给XUP-P3R用户，使该卡成为一个简单的网络测试解决方案，只需支付硬件成本。

赛灵思2021自适应计算挑战赛自9月7日正式开赛以来，收到了来自全球各地区的FPGA软硬件开发者们的积极关注以及踊跃报名！通过挑战赛我们希望开发者能运用 Vivado 设计套件、Vitis 开发环境和 Vitis AI 统一软件平台发挥赛灵思自适应计算平台的强大功能，开启创新思路，解决实际问题。

FPGA的型号为XC7A35TFGG484-2，开发板用的是米联客的。主程序hello_world运行于外部DDR3内存，SREC SPI Bootloader运行于FPGA片内BRAM。

本应用说明讨论了如何使用新颖的全数字压控晶体振荡器(VCXO)替代技术，利用Virtex-6 FPGA实现锁频的三倍速率直通设计。该设计完全在Virtex®-6 FPGA内部实现。

在前面的学习中，我们已经学会了使用Vivado及SDK开发环境，熟悉了硬件开发与Linux软件驱动之间的联系及开发流程。本系列教程我们学习SDSoc的开发，在SDSoc IDE中，Xilinx为我们集成了比较流行的开发板硬件平台，如果我们使用的是其中的一个，可以直接使用。但笔者使用的是米尔科技的7z010开发板，在开发之前首先要定义我们自己的硬件平台，作为之后创建应用的模板工程

分享面试中经常遇到的5个FPGA基本概念