在很多Vivado的高速接口的IP中，比如Ethernet、PCIe、SRIO的设置中，都会有个Shared Logic的页面。可能很多同学并没有很关注这个页面，直接默认设置就完事了。但其实这个页面的内容也是非常有用的，我们可以看到页面中有两个选择：

不同设计里，Linux DRM子系统里设备ID不一样。每次修改，费时费力，也容易出错。因此写了以下脚本，自动查找encoder_id，crtc_id，connector_id等。然后在后续命令和脚本中，可以直接引用。

目前，业界已经有多种成熟的计算平台，比如CPU、GPU、DSP等，为什么还需要自适应计算这种新的计算形式呢？对于这个话题，赛灵思人工智能及软件市场总监罗霖(Andy Luo)先生给出了以下几点原因。

在虚拟机中的ubuntu中开发linux系统驱动程序，往往直接使用gedit编辑，makefile编译，而这种方法比较麻烦；Eclipse是开源软件框架，编辑器比较好用，配置好编译器后可以更加方便快捷的开发程序，本文介绍如何使用Eclipse开发Linux的驱动程序。

本视频展示了如何使用智能模型选型示例开始使用 VVAS。

本文继续推荐Nick教授团队在相同的开源工程nanoPU的基础上做的进一步工作，将传输层进行硬件化的定制加速，可以在不到10ns的时间内处理传输层中的数据包，并且可以每2.6ns发出一个新数据包。

Vitis AI提供两种应用例程，VART和Vitis AI Library，下文详细描述了VART中自动驾驶应用的实现过程。

继2020年首届赛灵思自适应挑战赛完美收官后，近期Xilinx携手Hackster.io再次发起挑战！考验开发者将赛灵思自适应计算平台与Vivado设计套件、Vitis开发环境和Vitis AI相结合的能力，一切为解决实际问题而来！

本篇博客将为您演示如何使用此报告来帮助加速调试，甚至完全避免硬件故障，最后确定此问题根本原因是校准完成时出现争用状况。出现争用状况的原因是由于某个多周期约束所覆盖的时序例外，由此导致在时序分析报告中并未标记此问题。

本文为解决基于C++的传统定价程序带来的处理时间长、延迟高、处理速率低的问题，提出并实现了一种基于FPGA的并行流水线计算处理设计，能够完成对雪球期权的定价功能，并使用HLS开发模式对设计进行了实现。

Vivado的Implementation主要有三大步：

opt_design，会生成opt_desgin.dcp

place_design，会生成place_design.dcp

route_design，会生成route_design.dcp

自适应计算加速平台（ACAP）是一个完全软件编程的异构计算平台，它结合了标量引擎、自适应引擎、智能AI和DSP引擎，可极大地增加数据中心、无线网络、汽车驾驶辅助和有线通信应用的计算能力。

UBIFS是更强壮的FLash文件系统。很多嵌入式系统都使用了UBIFS。Xilinx PetaLinux 2018.2也支持UBIFS。只需要在Linux/U-Boot里添加相关配置选项，就能为QSPI Flash创建UBIFS。

Vitis AI提供两种应用例程，VART和Vitis AI Library，下文详细描述了Vitis AI Library中refinedet应用的实现过程。

本文记录了Vivado®使用设计运行策略和单个实现命令进行放置和路由的实现功能。详细介绍了用于快速修改现有设计的增量编译流程，以及对信号路由路径进行精确控制的手动路由方法。

VVAS 是一个完整的软件堆栈，用于在所有 Xilinx 平台上构建基于 AI 的智能视频分析解决方案！在短短几周内实现从概念到实时部署。

Xilinx 提供了一个基于命令行的自包含实用程序，称为 xclbinutil。 您可以将其用于 Xilinx 加速器二进制容器文件（.XCLBIN）。本视频将带您了解使用 xbutil 检查、报告并修改 xclbin 内容的基本步骤。

Xilinx提供了一些基础的开发板平台内嵌在Vitis IDE中，用户可以直接从这些platform创建应用程序。但如果是自定义的板卡或者想要部署更多加速器IP、配置不同的性能，我们就需要创建完全自定义的硬件平台。本文介绍创建Vitis AI硬件平台的基本步骤。

将zynqmp单板和电脑主机通过网线连接到同一个交换机。单板和电脑上电后，打开虚拟机，将网络连接设置成桥接模式。进入虚拟机，查询虚拟机ip地址

I/O 信号可通过 MIO 引脚获得， Quad-SPI 控制器在共享或单独的总线配置中最多支持两个 SPI 闪存， 控制器支持以多种配置运行