Kria KV260 超长干货之开箱指南

本文介绍了使用16通道发射(16Tx)和16通道接收(16Rx)子数组的实验结果，其中所有发射和接收信道都使用数字转换器集成电路(IC)中的强化型DSP模块来校准。与其它架构相比，这个多信道系统在尺寸、重量和功率上都更有优势。相对于该系统的FPGA资源利用率后可发现，强化型DSP模块可为多信道平台的设计人员解决重要挑战。

在编写ZYNQ的FPGA逻辑代码过程中，往往需要对时序进行分析。时序信号的分析一般通常有软件仿真和在线仿真两种，本文介绍这两种方法的具体使用方法。

近年来，“工业互联网”技术在能源电力行业得到了长足发展。随着能源互联网信息一体化、电力市场售电改革、新能源微电网与储能、智能配电终端、能源四表集抄网络、电力智能巡检等概念与政策的陆续推出，能源电力行业在基于“工业互联网”的核心指导方向下，对嵌入式解决方案在上述背景下的创新应用与升级换代的需求日益旺盛。

赛灵思今日宣布携手其 IP 及系统集成商生态系统，面向广播及专业音视频（A/V）应用提供业界首款、也是唯一一款可量产化的多媒体流式处理端节点解决方案。这些完整的解决方案具备强大的赛灵思 Zynq® UltraScale+™ EV MPSoC 和 Zynq-7000 SoC 器件

作为全球自动驾驶核心芯片的重要提供商，赛灵思认为：高性能传感器是智能驾驶的解决之道，多传感器融合是智能驾驶的必经之路。赛灵思大中华区销售副总裁唐晓蕾 2021年10月19日在上海出席中国汽车工程学会年会暨展览会 （ SAECCE 2021）， 并就上述话题分享了其观点及思考，以下为其现场演讲精彩内容摘要。

Xilinx Adapt – 中国站是Xilinx Adapt 2021 线上技术大会的延伸，云集了赛灵思高层与技术专家、合作伙伴与客户，带来最新技术方案、用户案例、产品培训和应用实操。Xilinx Adapt中国站参会须知如下：

安立（ Anritsu ）作为一家重点从事测试测量仪器业务的企业，其目标不仅在于提供可靠、新型的测试平台，还要在实现所需功能的同时，最大限度降低功耗。借助赛灵思 Zynq® UltraScale+™ RFSoC，安立成功开发出一款高性能、可扩展的 5G NR 测试测量平台。

UltraScale SEM IP 在从 Vivado IP 目录生成和从 IP 集成器目录生成时有一定的差异。这些差异是什么呢？UltraScale SEM 打算如何在 IP 集成器中使用？

本应用说明提供了一个系统，该系统旨在通过利用每个串行千兆位收发器内的功能来取代外部压控晶体振荡器（VCXO）电路。

在BSP设置中，手动添加xilisf库的引用。首先，在Platform工程（这里是microblaze_test）上点击鼠标右键，选择“Open Platform Editor”命令。在Board Support Package里面，点击Modify BSP Settings按钮，勾选xilisf复选框，然后点击OK。

通过本次研讨会，了解所提供的不同层次的抽象，查看通过使用 Vitis 库启动设计的演示预演并了解您可实现的性能优势。

如果 Xilinx USB/Digilent 线缆驱动器在安装 Vivado 设计套件时还没有安装，或者 Xilinx USB/Digilent 线缆驱动器被禁用，在不全面重新安装 Vivado 的情况下，是否能够重新安装该驱动器？

公众号文章《业界第一个真正意义上开源100 Gbps NIC Corundum介绍》和《揭秘：普通电脑换上Xilinx Alveo U50 100G网卡传文件会有多快？》发出后，得到了很多粉丝的关注，大家纷纷留言询问重现开源工程的详细过程。团队李钊同学详细写了一下具体的实现步骤

本文描述了Vivado®设计套件中使用的电路设计元素，并与带有AI内核的Versal™ ACAP器件相关。元素细节包括VHDL和Verilog实例化代码、原理图符号、真值表以及设计元素的其他特定信息。

本次创客马拉松参赛队伍需要通过使用基于PYNQ的智能小车，在完全未知地图的情况下，通过所提供的传感器完成主办方指定的挑战。最后进入决赛的队伍，则需要根据主办方提供的传感器清单，提出自己的创意并将其实现。最终，主办方将结合竞速日成绩和决赛所展现的创意，评选出最佳表现奖、最佳创新奖和最佳新人奖，并给予现金奖励。

本文描述如何执行基于模型的设计，在 Simulink 环境中实现快速设计探索，并通过自动代码生成加速 Xilinx 器件的生产路径。

Vivado 仿真器支持混合语言项目文件及混合语言仿真。 这有助于您在 VHDL 设计中包含 Verilog 模块，反过来也是一样。 本文主要介绍使用 Vivado 仿真器进行混合语言仿真的一些要点。

赛灵思即将为大家带来多场线下技术交流活动，并且提供免费的KV260硬件平台现场上手实践的机会。一方面帮助已经报名和申请过硬件的参赛者们进行面对面赛事辅导；另一方面赛灵思一如既往地鼓励广大开发者和爱好者们通过研讨会进一步了解我们的最新软件开发技术与生态，更好地增强相关知识与能力。

在前面的学习中，我们知道如何根据PetaLinux BSP设计去创建一个工程，现在，我们结合Vivado设计我们自己PetaLinux系统。