Kria™ 机器人堆栈 (KRS) 是一组集成的机器人库和实用程序，它们使用硬件来加速工业级机器人解决方案的开发、维护和商业化。它采用 ROS 2 作为软件开发工具包 (SDK)，并提出了一种以 ROS 2 为中心的开发方法，涵盖从计算图的创建到 Xilinx App Store 中的 ROS 2 覆盖工作区的商业化。
Zynq&ZU+ Mpsoc的以太网使用普遍，从功能大致分为2类应用：调试管理、数据传输。本文主要集中在PS端的Ethernet RGMII外接phy设计和调试，该部分客户用的最多也最容易出问题，希望通过本文对基于RGMII+phy的典型应用快速入门，解决问题。
在过去，当软件工程师在CPU或者GPU上面进行开发时，需要改变或优化软件来适应硬件。但是随着近些年的人工智能，机器学习等科技的发展及普及，所有的软件开发者都在寻找一种让硬件适用软件的方式，由此提升程序开发的效率。同时也需要一个平台来适应各类开发人员的使用需求，这时候新的计算方式就应运而生了。
近日，OpenPOWER 基金会执行董事 James Kulina 在印度知名高等学府印度理工学院鲁尔基分校（IIT Roorkee）与 OpenPOWER 及 IBM 联合举办的OpenPOWER 堆栈技术研讨会上，分享了OpenPOWER基金会的最新进展及未来发展方向。
在Vivado工程的调试中，xdc文件指定管脚后，我们偶尔会临时修改管脚位置，但之前的位置信息还想保留在xdc中，因此很多工程师就会选择将之前的管脚信息注释在修改位置的后面。比如下面的工程中，rxd_pin的位置本来是F25，我们需要临时改成E17，同时把F25注释到后面，表明这个位置之前是F25
不同芯片上使用的高速收发器也不同，而且同样是GTX，不同系列芯片上的速率也可能不同。比如7系列的FPGA，GTP最高可以达到6.6Gb/s，GTX最高12.5Gb/s，GTH最高13.1Gb/s，GTZ最高28.05Gb/s
按照在MPSoC上运行基于eglfs_kms的QT应用程序, 可以在MPSoC ZCU106单板的DP上基于eglfs_kms的运行QT应用程序。按照在VCUTRD 2020.1 里设置HDMI-TX显示QT界面, 可以在MPSoC ZCU106单板的HDMI-Tx上基于X11的运行QT应用程序。
在很多Vivado的高速接口的IP中，比如Ethernet、PCIe、SRIO的设置中，都会有个Shared Logic的页面。可能很多同学并没有很关注这个页面，直接默认设置就完事了。但其实这个页面的内容也是非常有用的，我们可以看到页面中有两个选择：
不同设计里，Linux DRM子系统里设备ID不一样。每次修改，费时费力，也容易出错。因此写了以下脚本，自动查找encoder_id，crtc_id，connector_id等。然后在后续命令和脚本中，可以直接引用。
目前，业界已经有多种成熟的计算平台，比如CPU、GPU、DSP等，为什么还需要自适应计算这种新的计算形式呢？对于这个话题，赛灵思人工智能及软件市场总监罗霖(Andy Luo)先生给出了以下几点原因。
在虚拟机中的ubuntu中开发linux系统驱动程序，往往直接使用gedit编辑，makefile编译，而这种方法比较麻烦；Eclipse是开源软件框架，编辑器比较好用，配置好编译器后可以更加方便快捷的开发程序，本文介绍如何使用Eclipse开发Linux的驱动程序。
本文继续推荐Nick教授团队在相同的开源工程nanoPU的基础上做的进一步工作，将传输层进行硬件化的定制加速，可以在不到10ns的时间内处理传输层中的数据包，并且可以每2.6ns发出一个新数据包。
继2020年首届赛灵思自适应挑战赛完美收官后，近期Xilinx携手Hackster.io再次发起挑战！考验开发者将赛灵思自适应计算平台与Vivado设计套件、Vitis开发环境和Vitis AI相结合的能力，一切为解决实际问题而来！
本文为解决基于C++的传统定价程序带来的处理时间长、延迟高、处理速率低的问题，提出并实现了一种基于FPGA的并行流水线计算处理设计，能够完成对雪球期权的定价功能，并使用HLS开发模式对设计进行了实现。
本篇博客将为您演示如何使用此报告来帮助加速调试，甚至完全避免硬件故障，最后确定此问题根本原因是校准完成时出现争用状况。出现争用状况的原因是由于某个多周期约束所覆盖的时序例外，由此导致在时序分析报告中并未标记此问题。
