本文说明了在Xilinx® Versal® AI Core器件上实现任意重采样的情况，其中控制器在可编程逻辑中，而繁重的计算被映射到AI引擎中。

在本文中，我们以vivado自带综合器为例、以verilog为编程语言，看看如何理解和利用警告信息排除代码中的小bug。

本文章探讨一下FPGA的时序约束步骤

本文将把Xilinx的MIG IP核DDR3的Native接口进行二次封装，将其封装成一个类似FIFO的接口，使其应用起来更加方便简单。

AMD/Xilinx 发布了其 VCK5000 AI 推理卡的改进版本以及一系列直接针对 Nvidia 的 GPU 产品线的竞争性基准测试。AMD 表示，新的 VCK5000 的性能是早期版本的 3 倍，并且 TCO 是 NvidiaT4 的 2 倍。

为了便于修改Linux kernel代码，使用下面命令对Linux kernel代码进行格式重排。

Xilinx AlveoM数据中心加速卡旨在满足现代数据中心不断变化的需求，在常见的工作负载上提供比cpu高达90X的性能提高，包括机器学习推理、视频转码、数据库搜索和分析

要了解智能网卡（SmartNIC） 是什么，我们需要从基本的网络接口卡 (NIC) 开始说起。

Ranovus 与AMD共同展示了一个模块，该模块结合了前者的Odin Analog DriveCPO 2.0和被已AMD收购的赛灵思研发的800G运行Versal ACAP。

Vitis HLS 对 C 语言的支持与 Vivado HLS 工具不同。本文描述了Vitis HLS工具的C语言支持能力。

在此视频中，我们展示了一个 Xilinx 实时视频服务器一体机参考架构，该一体机使用 8 个 Alveo™U50 数据中心加速卡构建。

Vitis HLS 的 2021.1 GUI 中添加了许多新功能。请参阅下面的详细信息。

本文件提供了Xilinx® VCK5000 Versal®开发卡的硬件和软件安装程序，适用于XRT 2021.2及更高版本。

Petalinux编译后，在images/linux里，既有Image，也有image.ub。image.ub已经带文件系统，可以独立启动。

在zynq7035单板创建PYNQ镜像V2.6中介绍了，如何在zynq7035单板上创建PYNQ。在开发的过程也是一次次迭代的过程，如果遇到问题，需要重新构建硬件和PYNQ，下面就介绍一下，修改硬件平台后，PYNQ的开发流程。

在这篇文章中，我想探讨和比较用于边缘密集型星载处理的微处理器和FPGA。一些应用需要从不同带宽的多个传感器获取大量数据，同时需要实时做出关键决策

FPGA原型在数字芯片设计中非常重要，因为相比用仿真器，或者加速器等来跑仿真，FPGA的运行速度，更接近真实芯片

FPGA 我能用它做什么，我学会它之后在未来我可以从事哪些领域的工作？

Petalinux工程，通过meta-user\recipes-kernel\linux\linux-xlnx中的patch文件，给Linux kernel增加了驱动，并使能为module形式编译。

primary clocks是vivado时序分析工具认为的时钟源点，一定要定义在最初始端。primary clocks只能用create_clk命令来定义。