Vitis 统一软件平台 2022.1现已推出
面向 Versal® ACAP 和 AI 引擎的 Vitis™ 流程提升：
支持 XIlinx 基础 DFX 平台，该平台具有一个静态区域和一个 DFX 区域
AIE 分析不仅支持失速/死锁检测，而且还可在 Vitis 分析仪中生成 AI 引擎状态（包括错误事件）视图报告
x86sim、AIEsim 和软件仿效中的外部流量生成器灵活度显著提高，可以非常轻松地插入仿真及仿效流程中
Vitis Model Composer 支持硬件验证、Linux 和硬件仿真
面向 DC 和 Vitis HLS 的 Vitis：
Vitis 可为动态区域生成过程提供额外的报告支持，流程报告增强功能包括 3 个全新或更新的报告
通过选择将跟踪转移至内存资源（首选）或转移至 PL 中的 FIFO, Vitis 改进了 PL 分析，因此可获得更高的性能
现在在仿真后提高一个新的时间轴跟踪查看器，其可显示运行时配置文件，允许用户留在 Vitis HLS GUI 中
通过新的性能编译指示或 set_performance_directive，Vitis HLS 现在可支持更高层次的“智能”构造
Vitis 图形库针对性能提供 L3 API 增强功能（可为内核调用节省 1mS 的时间）
注：
如需安装 Vitis Core 开发套件，请在 Xilinx 统一安装程序上选择 Vitis。Vitis 安装包括 Vivado® Design Suite、Vitis Model Composer、Vitis HLS.
– 无需单独安装 Vivado。
点击了解更多Vitis新增功能：https://china.xilinx.com/products/design-tools/vitis/vitis-whats-new.html
