区块链具有广泛的互联网应用。它可通过设计来分散,因此是许多传统事务处理系统的替代方案。为了使区块链系统可行(可扩展性、可互操作性和可持续性),与区块链相关的复杂耗时/耗电的加密工作应该转移到加速系统中。我们的解决方案是一款安全的公共密钥基础架构引擎,可用来卸载计算密集型公共密钥工作,比如签名生成与验证
本例程将 PS 的 ETH1 通过 EMIO 方式引出, 通过 EMIO 引出的 ETH 为 GMII 接口, 将其与 GMII to RGMII IP 核连接后转换成 RGMII 接口,然后与外部子卡中的 88E1512 芯片连接。在 PS 端通过 SDK 自带的 lwip echo server 例程通过子卡,以 RJ45 电口与 PC 机实现 TCP 网络通信
Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台,包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。
时延敏感网络(TSN, Time Sensitive Network)是指能保证时延敏感流的服务质量,实现低时延、低抖动和零丢包率的网络。时延敏感流可分为周期时延敏感流(PTS, Periodic Time Sensitive),比如工厂里的循环控制指令、同步信息,和非周期/零星时延敏感流(STS,Sporadic Time Sensitive),比如事件告警信息。
这一期我们将给大家带来的是第三届全国大学生FPGA创新设计竞赛特等奖作品——基于PYNQ的散射成像相机CC Cam。该作品由来自东南大学的陈欣玥,雷弈,刘可同学设计完成。她们的作品同样基于Xilinx的PYNQ开源软件框架,同时也使用Xilinx的高级综合工具HLS设计了加速算法IP核。
本文介绍如何利用赛灵思 Alveo 卡实现应用加速的简介,包括阐述基本架构方法、识别适用于加速的代码以及利用软件 API 以最有效的方式来管理存储器并充分发挥 Alveo 卡的强大作用。
本次网络研讨会概述了 Zynq UltraScale+ RFSoC 及其在有线电视接入远程 PHY 节点中的应用。我们将首先为世界上唯一集成模数转换器的硬件可编程片上系统提供技术概览,并提供关键性能指标。随后,我们将讨论其在远程 PHY 节点上的应用,该节点利用 Xilinx 合作伙伴 Calian SED 提供的关键 IP 块。
本篇博文旨在演示其构建方式及其用于实践 IP 的机制。我觉得这部分内容值得讲一讲,因为只要您能够充分理解测试激励文件,就可以将其作为有效的模板来用于将 RF Data Converter IP 构建到自己的仿真设置中。
MPSoC 为PL提供了96个GPIO,通过EMIO管脚链接到PL。普通PL设计,一般只会用到几个GPIO管脚。可以使用Vivado IPI中的Slice IP, 从其中分出指定数量的管脚。
近日,浪潮与北京深维科技有限公司签署元脑生态战略合作协议,双方将联合打造基于FPGA的高性能图像处理解决方案,共同为AI方案的行业落地和智算中心高效运营扫清最后一公里障碍。
4倍的清晰度,除了带来更完美的感官体验之外,在我们工程师眼里那就是无尽的延迟和呃算法效率的降低,尤其是习惯于传统的在软件中处理图像的小伙伴们。抓狂有木有?
SK 电讯的业务核心是一个名为 AIX 的 AI 推断堆栈,它负责处理从语音识别到视频分析的各种业务,这就需要一个单独的底层计算平台。SK 电讯的 AI 推断检测服务名为 TView™,可实时监测 200 万个商用和家用摄像头系统,在发生物理入侵的情况时立即派遣安保人员
随着赛灵思 Alveo 自适应计算加速卡的发布,数据中心各种工作负载开启了自适应计算加速的历程。本期小编特整理了有关 Alveo 的一批中文文档,以供各位随时下载和查阅。
本次网络研讨会描述了两个使用 Zynq UltraScale + RFSoC 进行无线通信的设计示例。 首先,让我们回顾一下针对大规模 MIMO(64x64),100MHz LTE(ORAN 7.2 split)的设计,并解释其实现和选型性能数据。
在Matlab中,做短时傅里叶变换需要使用函数spectrogram,而在Matlab2019中,引入了一个新的函数stft,下面我们就来看下这两个函数都如何使用。

