考虑应用需求的差异，出现了一个关键的趋势。在DNN推理工作负载和硬件加速器架构中是呈多样性和快速演变的。本白皮书概述了算法和架构方面的最新发展，并采取了以下措施看看FPGA是如何融入到这一变化的格局中的。
本次网络研讨会将为医疗设备架构师和设计人员介绍用于工业自动化及其它高可靠性市场的功能安全性和网络安全性方法，以及 Xilinx 技术用于医疗设备设计流程基于风险管理的环节的原理，其可在加速上市进程的同时，创建更稳健的设计
面向工业物联网（IIoT）的产品必须灵活应变。创建平台的架构功能和了解当前状况的功能对于现代产品都是至关重要的。凭借足够的处理性能，可提升生产力，并可提升灵活性来支持 "lot size=1" 之类的方案。
在平常调试FPGA的过程中，大家会发现Vivado工程动辄数百兆大小，甚至几个G都很常见。如果调试的版本过多，就连几个T的硬盘也不够用。怎么办呢？其实，Vivado自带了一种使用tcl命令保存vivado工程为.tcl脚本的存储方法，几百兆的工程只需要几百K的大小就可以保存了。
傅立叶变换是数字信号处理领域一种很重要的算法，可以将一个信号从时域变换到频域。傅立叶原理表明：任何连续测量的时序或信号，都可以表示为不同频率的正弦波信号的无限叠加。根据原信号的不同类型，傅里叶变换可以分为四种类别
学习Ultra96，在http://zedboard.org/support/design/24166/156可以下载Ultra96的相关教程，入门教程有Tutorials 01 to 04。可以根据其来熟悉开发板。
该视频介绍了如何在 Vitis 命令行流程中进行 GDB 调试。视频前半部分简要介绍了流程。简介之后有一个有关在 Vitis 中进行 GDB 调试的演示。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6146622095001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
本篇主要参考其官方文档介绍JESD204IP核的端口信号含义，其实该篇本人写起来挺无聊的，大家读起来应该也很枯燥，但开发JESD204时每个端口信号的含义和使用规则必须了然于胸，所以不得不仔细解释一些端口信号，以后忘记了就当中文手册查看吧~
SP701 是一款基于赛灵思 Spartan®-7 FPGA的评估套件，Spartan-7 FPGA 是赛灵思 28nm 7系列 FPGA 中最佳性能功耗比的器件系列，是传感器密集型应用（如工业网络、嵌入式视觉和汽车等）的理想选择。本文作者赛灵思工业业务部市场营销主管 Michael Zapke ，就如何在工业领域发掘该开发板的价值提供了详细攻略
基于FPGA的灵活可配置以及强大扩展能力，PYNQ板卡可以连接各种外设，比如Seeed Studio和DFRobot就有大量的传感器外设可供选择，结合AWS Greengrass等IoT解决方案 (国内BAT公司也有类似解决方案), 就可被应用于工业物联网、智能家居等应用场景，也可以使用到无人驾驶等领域。
同学们在学网络课程的时候都知道，除巨帧外，常见的以太网帧的长度范围是64字节到1518字节，并且因为最初总线型半双工的组网原因，人们制定了CSMA/CD协议，规定了以太网中最短帧为64字节。然而，互联网的发展日新月异，今天的网络早已不是当初的半双工模式
IBM PowerAI Vision 可简化 AI 模型的构建与部署过程，无需 AI 专业技术，便可实现图像分类和对象检测等功能。 现在，您可使用 IBM PowerAI Vision 通过 Xilinx Alveo U50 灵活应变的加速卡来加速推断。 IBM PowerAI Vision 使用 Xilinx Vitis AI 与 FPGA 集成，因此不必成为 FPGA 开发人员，便可利用其优势
近来，几乎每个赛灵思 IP 都使用 AXI 接口。Zynq®、Zynq MP、MicroBlaze™ 和全新的 Versal™ 处理器都无一例外使用 AXI 接口。因此，AXI 接口已成为几乎所有新的赛灵思器件设计中不可或缺的一部分。充分了解其基础知识对于赛灵思器件的设计和调试都很有帮助。本篇博文将介绍赛灵思器件上的 AXI3/AXI4 的相关基础知识。
赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。
首先要下载Ultra96的开发板定义文件（Board Definition Files），https://github.com/Avnet/bdf，从GitHub上下载AVNET所有开发板文件，如下所示
近日，据冰岛国家广播公司网站报道，当地一名新冠肺炎患者被检测出体内存在两种新冠病毒，可能是全球首个“双重感染者”。中国科学院院士周琪 26 日接受采访时也曾指出，病毒要存活下来变异是必然的。面对正发生快速变异的新冠病毒，监视并及时有效地发现潜在的病毒变异成为全球抗疫新阶段的重点
疫情期间是真爽，睡觉睡得我啥也不想干，本来也琢磨着继续更新，无奈开工就很忙，天天只想睡觉，自从爽了一个月，我就只想睡觉，看来我要买点亚麻籽油提提神了，碰巧最近有网友问他的双核没法正常工作，我试了下，是可以的，但是这当中也遇到点bug，好吧，开始干活吧
Ultra96板子是AVNET开发的，看价格也是比较便宜的。是基于Xilinx Zynq UltraScale+ MPSOC系列的芯片，具体使用的是：Xilinx Zynq UltraScale+ MPSoC ZU3EG SBVA484。板子本身比较比较小，外设模块也很少，其主要特点及开发板框架如下所示
Vitis™ AI 开发环境是赛灵思的开发平台，适用于在赛灵思硬件平台（包括边缘应用和 Alveo 卡）上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念，可在赛灵思 FPGA 和 ACAP 上充分发挥 AI 加速的潜力。
