作者:付汉杰,<a href="mailto:hankf@xilinx.com">hankf@xilinx.com</a>,文章转载自:<a id="link_3" href="https://forums.xilinx
随着现代图像及视频处理技术的不断发展,人们对图像处理提出了新的要求,最近几年,图像的分辨率和扫描频率都有了较大范围的提升,1080P分辨率的视频已经非常流行,2K甚至4K分辨率的图像也在火热发展中。基于软件的图像处理方法存在着一些局限性,尤其是计算速度和算法效率方面
心跳包就是在客户端和服务器间定时通知对方自己状态的一个自己定义的命令字,按照一定的时间间隔发送,类似于心跳,所以叫做心跳包。心跳包在GPRS通信和CDMA通信的应用方面使用非常广泛。数据网关会定时清理没有数据的路由,心跳包通常设定在30-40秒之间。所谓的心跳包就是客户端定时发送简单的信息给服务器端告诉它我还在而已
本案例支持CameraLink Base/Full模式、彩色/黑白相机。 此开发详解基于创龙ZYNQ Z-7045/Z-7100评估板TLZ7xH-EVM展开。
随着人工智能和5G的兴起,数据处理对芯片的算力和带宽要求更高。为了布局未来,助力人工智能和5G,赛灵思也推出了自己的FPGA加速芯片-ACAP。ACAP是一款基于7nm工艺,集成了通用处理器(PS),FPGA(PL),math engine以及network-on-chip的革命性芯片。
RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成,并提供了完整的RISC-V源码与设计流程,得益于PYNQ软件框架,其支持在Jupyter Notebook对RISC-V进行编译、调试与验证,即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序,将编译后的二进制文件放到picoRV32上运行
本篇博文涵盖了配置设备树以将外设和第三方应用详细信息添加到 PetaLinux 工程中的基本流程。在某些情况下,设备树无法生成相关外设所需的所有必需信息,例如,以太网 PHY 信息。在此类情况下,您需要手动将此板级信息和特定开发板信息添加到设备树文件 (system-user.dtsi) 中。
简要概述 Yocto Project, 以及如何将其用于构建面向 Xilinx 平台的嵌入式 Linux 发布。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6154776192001' allowfullscreen frameborder=0 width="600" height="400"></iframe>
FPGA中DSP资源是宝贵的且有限,我们在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DSP资源,如果我们不了解底层的DSP特性,很多设计可能都无法进行。逻辑综合往往是不可控的,为了能够充分利用DSP资源,我们需要对DSP48E1有所了解
今天, 赛灵思宣布,正在全球四所最负盛名的高等学府设立“赛灵思自适应计算集群( Xilinx Adaptive Compute Clusters,XACC )”。赛灵思诚邀全球顶尖高校加入 XACC 项目,在采用了赛灵思最新自适应计算加速技术的集群上合作开展尖端 HPC 研究。
如今,在以数据为中心的世界里,网络在数据传输方面的性能正在一步步逼近极限。网络应用需要支持数量不断增多的用户连接、扩大支持的带宽范围、降低它们的时延....
Enyx提供基于FPGA的解决方案,为网络应用的开发提供便利。
全球范围内,每年会安装数千万个 IP 摄像头。如果我们假设全球已经安装了1亿个 IP 摄像头(保守估计),且每台摄像机都在 7x24x365 (当然也有可能上是366)的工作频率下以 30fps 的速度采用非智能方式传输 H.264 编码高清视频,那么,每年所需的总带宽将为约 859Tbps 或 3.4ZB
PetaLinux以前的版本中,在project-spec/meta-user/conf/petalinuxbsp.conf里添加MALI_BACKEND_DEFAULT = "wayland"”,在编译时选择图形backend。在PetaLinux 2019.1里,默认集成多个图形backend。运行时,可以根据需要选择图形后端。这样更方便调试。
直方图均衡算法通过将各颜色通道的像素点数值间距拉大,实现在当前颜色通道内像素点数值的大幅差异,增强视觉效果。除此以外,在图像传感器输入的像素值位宽与实际用于显示的像素值位宽不一致的情况下,直方图均衡算法也常用于像素点位宽的转换

