本演示不仅将指导用户在 Vitis IDE 中创建基本项目（平台、应用和系统），而且将探索创建应用、添加来源、构建可执行文件以及在评估板上运行应用的基础知识。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6147485678001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

近来卷积神经网络（CNN）的研究十分热门。CNN发展的一个瓶颈就是它需要非常庞大的运算量，在实时性上有一定问题。而FPGA具有灵活、可配置和适合高并行度计算的优点，十分适合部署CNN。

后面需要用到PetaLinux去生成BOOT.bin，根据ug1144-petalinux-tools-reference-guide搭建环境并安装PetaLinux。我装的是2018.2，下载的是petalinux-v2018.2-final-installer.run。

首先安装虚拟机，VMware。安装UBUNTU，ubuntu-18.04.1-desktop-amd64.iso，版本必须是这个，和petalinux-v2019.1-final-installer.run版本对应。

在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何使用它在 AXI4 (Full) 主接口中执行验证（和查找错误）

您可能不太熟悉百度的 DeepSpeech2 自动语音识别（ASR, Automatic Speech Recognition）模型，但我敢打赌，当您正在阅读本文的时候，语音识别其实已经成为您日常生活的一部分，比如 Siri，小爱同学，小度......

不想考考自己的自学能力，顺便提个官方证书吗？
<center><img src="http://xilinx.eetrend.com/files/2020-04/wen_zhang_/100048724-94962-zhen…; alt="" width="400"></center>

在过去十年里，云计算已运用并行计算来提高性能，这种方法需要将求解过程分解成多个并行任务，以充分利用所有的计算单元。然而，时至今日，有很多问题并不适合这样的并行计算模式）。例如压缩、视频编码、基因组分析和股票交易等任务就不适合这种并行模式

赛灵思公司今日宣布任命 BriceHill 担任公司执行副总裁兼首席财务官（ CFO ），任命立即生效。Hill 将全面负责赛灵思的财务管理工作，同时，作为执行管理团队的重要成员，他将为公司向灵活应变平台的战略转型和可持续增长，贡献自己丰厚的财务专业知识与领导才能

描述Zynq® UltraScale+™ RFSoC ZCU216数据转换器评估工具的特点和功能。

在开始之前，你需要准备好如下物品：
PYNQ-Z2开发板
装有最新版本Chrome浏览器的PC机
一根百兆/千兆网线
一根Micro USB线
至少8GB大小的Micro SD卡和读卡器
下载安装putty串口软件

上一期的“Vitis/Vitis AI 每周一课.第二讲”，各位开发者小伙伴认真复习了吗？ 随着春暖花开全国复工复查稳步推进，咱们的“Vitis/Vitis AI 每周一课”也来到了的关键环节。今天，小Xi 继续为大家带来第三讲内容 —— Vitis AI 的新特性和开发流程

Eideticom 首席技术官 Stephen Bates 介绍了如何使用 NoLoad NVMe 计算存储处理器 (CSP) 加速基于 Lustre/ZFS 的并行文件系统。NoLoad CSP 不仅可通过卸载重要存储服务来加速 ZFS，而且还可利用部署在 Alveo U50 上的 Xilinx 高能效 FPGA

所谓硬件基础决定上层建筑，赛灵思 Alveo™ 数据中心加速器卡能够为跨服务器部署提供统一的可编程性、可扩展性以及优异性能。这些产品提供了低时延、高能效的解决方案，能够轻松的整合到数据中心

神经网络加速器基本上是一个中介拓扑架构的神经网络加速器，其通过指令解析模块将不同指令分发到不同的数据处理模块。这些数据处理模块共享片上的存储。这种结构的优点有：

考虑应用需求的差异，出现了一个关键的趋势。在DNN推理工作负载和硬件加速器架构中是呈多样性和快速演变的。本白皮书概述了算法和架构方面的最新发展，并采取了以下措施看看FPGA是如何融入到这一变化的格局中的。

本次网络研讨会将为医疗设备架构师和设计人员介绍用于工业自动化及其它高可靠性市场的功能安全性和网络安全性方法，以及 Xilinx 技术用于医疗设备设计流程基于风险管理的环节的原理，其可在加速上市进程的同时，创建更稳健的设计

面向工业物联网（IIoT）的产品必须灵活应变。创建平台的架构功能和了解当前状况的功能对于现代产品都是至关重要的。凭借足够的处理性能，可提升生产力，并可提升灵活性来支持 "lot size=1" 之类的方案。

在平常调试FPGA的过程中，大家会发现Vivado工程动辄数百兆大小，甚至几个G都很常见。如果调试的版本过多，就连几个T的硬盘也不够用。怎么办呢？其实，Vivado自带了一种使用tcl命令保存vivado工程为.tcl脚本的存储方法，几百兆的工程只需要几百K的大小就可以保存了。

傅立叶变换是数字信号处理领域一种很重要的算法，可以将一个信号从时域变换到频域。傅立叶原理表明：任何连续测量的时序或信号，都可以表示为不同频率的正弦波信号的无限叠加。根据原信号的不同类型，傅里叶变换可以分为四种类别