Vitis/Vitis AI 直播课第二堂：Vitis 设计流程（含Alveo加速卡Vitis实例操作）
软件工程师如何借助赛灵思统一软件平台Vitis将算法提速数倍？
如何快速打造从云到端可自适应的经得起时间检验的应用？
如何快速上手Vitis？
PYNQ经典项目分享之—— 智能音箱
本案例利用PYNQ自定义Overlay驱动Respeaker，实现了一个智能音箱。ReSpeaker是一个四路ADC芯片AC108位转换芯片的四通道麦克风的设备，它支持I2S接口，在本案例中它需要连接到PYNQ-Z2的树莓派接口。
Vivado工作模式简介
Vivado设计有工程和非工程两种模式：工程模式是使用Vivado Design Suite自动管理设计源文件、设计配置和结果，使用图形化Vivado集成设计环境(IDE)交互式处理设计。工程模式下，既可以通过图像界面下操作（GUI操作，鼠标操作），也可以通过运行Tcl脚本的方式在Vivado Tcl shell 中运行。
【XRT Vitis-Tutorials】RTL Kernels测试
在前面的文章中ZCU106 XRT环境搭建【Xilinx Vitis】，已经生成了用于在Vitis的相关环境。Xilinx在GitHub分享了一个Vitis的应用程序加速开发的教程：2019.2 Vitis™ Application Acceleration Development Flow Tutorials
JESD204B应用手册(一)：什么是JESD204
2006年4月，JESD204标准的最原始版本诞生,该标准描述了数据转换器(ADC或DAC)和接收器(FPGA或者ASIC)之间的吉比特串行数据传输链路(link)。在这个原始标准中，一个或多个数据转换器与接收器之间的串行链路被定义为有且只有一条数据通道(lane)
基于ZYNQ的机器视觉应用实例
用机器视觉技术取代人工，可以提供生产效率和产品质量，因此机器视觉技术广泛应用于工业检测（机械零部件的尺寸和位置测量）、机器人视觉、人脸识别、车牌识别、自动光学检查、无人驾驶汽车、追踪定位等领域
OFC 2020 展示 Versal Premium：用于最高带宽、最安全网络的 Versal ACAP
如果您想开发面向最先进技术和协议的下一代最快速、最安全的网络，请跟随 Xilinx 高级产品线经理 Mike Thompson，了解 Versal ACAP 器件中的集成功能
PYNQ经典项目分享之 - 超声测距
本项目介绍了超声波测距模块的使用，展示了如何将超声波测距模块测到的距离定量地表示在LED灯条上，会学习到PYNQ框架中对Microblaze软核编程的方法以及其它的PYNQ基本API使用。
数据大爆炸时代，算力大缺口如何解决？
调查数据显示，2019 年区域流量容量提升了100 倍，带宽年复合增长率达到了 51%。面对流量洪峰、面对数据大爆炸，算力不足问题开始凸显并得到越来越多企业的重视。在这样的时代背景下，以出色算力提升企业运作效率的 FPGA 博得了诸多互联网公司的青睐
ZCU106 XRT PetaLinux工程分析【Xilinx Vitis】
在ZCU106 XRT环境搭建【Xilinx Vitis】中针对我本地的环境，以及ZCU106的需求，生成了最终使用的PetaLinux工程。PetaLinux工程的创建、编译都是使用脚本peta_build.sh 来完成的。这篇文章分析一下我本地的不同于ZCU102、ZCU104的区别。
ZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试
Xlinx的ZYNQ系列SOC集成了APU、各种专用外设资源和传统的FPGA逻辑，为ARM+FPGA的应用提供助力，降低功耗和硬件设计难度的同时极大提高两者间传输的带宽。之前在研究生课题中使用过ZYNQ搭建环路系统对算法进行板级验证
功耗性能，设计灵活性两手抓！Xilinx Zynq-7000电源时钟解决方案
如今随着技术的进步，各类嵌入式应用对于架构本身的设计灵活性与功耗性能比提出了更加严苛的要求。瑞萨电子推出了基于Xilinx Zynq-7000的电源时钟管理方案，通过集成了Xilinx基于28nm Artix®-7或Kintex®-7的可编程逻辑，从而实现了出色的功耗性能比与最大的设计灵活性
专家解读：从“胶合逻辑专业户”到强大的业务处理平台
FPGA 在系统中逐渐由配角变成主角，从普通的胶合逻辑扩展到业务处理，从应用于原型验证扩展到大规模应用于量产设备中。今天的可编程平台已经是最多拥有数百万六输入查找表的强大处理器件
视频解密 Versal Premium 技术特性与特定行业应用
本视频由赛灵思公司 SerDes 系统工程和应用高级总监 Chris Borrelli 向您详细介绍 Versal Premium 系列的技术特性。
<iframe src='https://v.qq.com/txp/iframe/player.html?vid=l0932kyhzmb' allowfullscreen frameborder=0 width="600" height="400"></iframe>
HDL Verifier 通过 UVM 支持加快 FPGA/ASIC 验证速度
HDL Verifier 能够让开发 FPGA 和 ASIC 设计的设计验证工程师直接从 Simulink 模型生成 UVM 组件和测试平台，并在支持 UVM 的仿真器（比如来自 Synopsys、Cadence 和 Mentor 的仿真器）中使用这些组件和测试平台
史上最强FPGA来了！7nm工艺性能逆天
今天上午，FPGA发领头羊赛灵思公司以在线发布形式宣布推出 Versal ACAP 产品组合第三大产品系列—— Versal™ Premium，这款FPGA堪称是史上最强大FPGA，它有高度集成且功耗优化的网络硬核，是业界带宽最高、计算密度最高的自适应平台
Xilinx 面向网络与云加速推出全球带宽最高、计算密度最高的自适应平台
赛灵思今天宣布推出 Versal ACAP 产品组合第三大产品系列—— Versal™ Premium。Versal Premium 系列具备高度集成且功耗优化的网络硬核，是业界带宽最高、计算密度最高的自适应平台。Versal Premium 专为在散热条件和空间受限的环境下运行最高带宽网络，以及那些需要可扩展、灵活应变应用加速的云提供商而设计
