跳转到主要内容
Xilinx ISV 看台 | 人和未来:为您的健康测序 - 拷贝

下一代基因组测序(Next Generation Sequencing ,NGS)是一个很有意义的工作,全球很多国家都在积极的参与这件事情。这需要多个学科的结合,不仅仅是生命科学,计算机科学的软件和硬件都可以在这个人类的大工程中发挥强大的力量。

关于Xilinx SelectIO,你知道什么?

Xilinx SelectIO IP是为了将LVDS传输过来的串行信号变为并行数据。

值得收藏的FPGA硬件PCB布局小技巧(AD)

① 滤波电容的放置要与电源接近,振荡器也是,在振荡器前端放电阻。② 通过Design的Board Shape改变电路板大小。

Xilinx:让我们只争朝夕,携手创新!

2019年是赛灵思成立35周年,我们度过了不同凡响的一年。不仅年收入创纪录地突破30亿美元,更秉承公司三大发展战略,推出多款里程碑式产品,在从器件到平台公司的转型道路上取得重大进展, 同时在数据中心、人工智能、5G、智能驾驶等广泛应用领域,成为重要的创新驱动力。

Xilinx 亮相香港科学园 A.I.R. Week,领先 AI 平台加速粤港澳创新成果转化

2020年1月20日,中国,香港 —— 自适应和智能计算的全球领导者赛灵思公司亮相香港科技园公司举办的“人工智能与机器人活动周( A.I.R. Week)暨AI PLUG与机器人技术促进中心(RCC ) 2.0 开幕仪式。

【下载】7系列FPGA SelectIO资源 用户指南

Xilinx®7系列FPGA包括四个FPGA系列,这些系列均设计用于最低功耗,从而使通用设计可在各个系列之间扩展以实现最佳功耗,性能和成本。

【视频】XDF 2019演讲回放 | 汽车系统架构-从ADAS到自动驾驶

本次会议将侧重于Xilinx器件在汽车系统体系结构中的作用,以及有关SAE自动驾驶第1级,高级驾驶员辅助系统(ADAS)到第5级,全自动(即自动驾驶)的相关技术要求。

基于FPGA的SPI协议实现

SPI——串行外围设备接口。是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPROM、FLASH、实时时钟,AD转换器以及数字信号处理器和数字信号解码器之间。SPI是一种高速,全双工,同步的通信总线,在芯片上只占用四根线(CS、MOSI、MISO、SCK),极大的节约了芯片的引脚。

如何使用Git进行Vivado工程的管理

git有多好用我就不用多说了,可谓是程序员必备技能之一。对于一般的软件代码来说,只需把源文件进行git管理即可。但对于FPGA工程师来说,使用git多多少少有几个问题......

音视频图像处理技术高光聚焦:深维科技随赛灵思亮相深圳 LiveVideoStackCon 2019

2019年12月13日,专业的音视频技术大会LiveVideoStackCon 2019第二场如期在深圳举行,赛灵思联合众多视频处理领域的合作伙伴共同为业界带来了精彩的演讲和实例演示。

超星未来与赛灵思达成战略合作,加速车规级智能驾驶感控平台方案落地

1 月 16 日,智能驾驶初创企业北京超星未来科技有限公司宣布与自适应和智能计算的全球领先企业赛灵思公司达成战略合作。双方将共同探索如何通过基于 FPGA、ACAP 芯片平台的AI技术推动智能驾驶发展,在全球范围内加速车规级安全、可靠的智能驾驶感控平台解决方案在主机厂及一级供应商中的应用落地。

UART串口通信协议概述

UART是一种通用串行数据总线,用于异步通信。UART能实现双向通信,在嵌入式设计中,常用于主机与辅助设备通信。UART包括RS232、RS449、RS423等接口标准规范和总线标准规范,即UART是异步串行通信口的总称。

【下载】Zynq UltraScale+ MPSoC 数据手册: DC 和 AC 开关特性

赛灵思 Zynq® UltraScale+™ MPSoC 支持 -3、-2 和 -1 速度等级,其中,-3E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的V<sub>CCINT</sub> 电压工作,专为实现更低的最大静态功耗而设计。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1LI 器件时,L 器件的速度规格与 -2I 或-1I 速度等级相同。

【视频】XDF 2019演讲回放 | XRT-加速运行时

归根结底,所有加速运行时都从根本上执行三个相关任务:内存分配,内存迁移和计算顺序。 在那把伞下隐藏了很多功能! 在本节中,我们将深入研究Xilinx运行时,以研究硬件加速的“软方面”的细微差别和表达能力。

【视频】XDF 2019演讲回放 | UltraFast方法论和时序收敛

本次会议将涵盖行业专家提供的一套全面的设计和约束方法,以加快产品上市时间,最大化设计密度并在Xilinx平台上提高性能。 您将有机会了解最新的Vivado实施功能,编译时间减少流程以及自动QoR建议。

视频系列 35 - 糟糕!我的视频设计无法运行!这可如何是好?

本篇博文并非技术类文章,但无疑是专为技术人员撰写的。完成几个项目之后,您心知肚明这些项目能够一蹴而就或多或少都掺杂些运气成分。您可能会遇到人为错误、事先未曾预料到的困难、甚至是超出您控制的问题(比如,源端 (source) 或接收端 (sink) 设备的问题)。

大家一致避免使用的锁存器为什么依然存在于FPGA中?我们对锁存器有什么误解?

在FPGA的设计中,避免使用锁存器是几乎所有FPGA工程师的共识,Xilinx和Altera也在手册中提示大家要慎用锁存器,除非你明确知道你确实需要一个latch来解决问题。而且目前网上大多数文章都对锁存器有个误解,我们后面会详细说明。

Xilinx ISV 看台 | 锐文科技:用 Open vSwitch 解放 CPU

锐文科技 CTO闫燕:由于带宽的提升,比如升到25G,甚至100G 的情况时,普通的CPU是没有办法满足网络上的业务的,它需要绑定几个CPU核来做网络加速。而我们的方案可以节省CPU的资源,把CPU本身做的网络上的业务卸载到FPGA里来做,从而大大提升CPU的效率。

Xilinx ISV 看台 | 雪湖科技:推荐算法,让机器更懂你的心

不知不觉之中,大家发现可能机器(手机,电脑)可能比您自己更懂您,在您浏览网页和采购商品的时候,给您推荐的往往都很契合自己某一方面的特点和需求。这个变化就是得益于后台运行着的推荐算法。正因为有了 FPGA 强大的计算能力,让这样的海量检索与分析可以让互联网内容供应商以用户毫无察觉的速度将之付诸实现。

Xilinx 北京隆重进驻新址,新十年“芯”征程全面启航

2020年1月15日,自适应和智能计算的全球领导者赛灵思公司(纳斯达克股票代码:XLNX)在位于北京市朝阳区安定路5号院的中海国际中心新办公室,举行赛灵思北京办公室乔迁庆典,隆重庆祝公司进驻新址。