Versal Prime 系列是业界第一款自适应计算加速平台 (ACAP),是以标量化、自适应、智能为特点的计算引擎,支持嵌入IP 的“集成 shell”和可编程片上网络 (NoC)。集成 shell 可为用户提供标准功能的优化实现比如 PCIe®、内存控制器等。此功能开箱即用!
2月11-14日, 一年一度的欧洲专业视听集成设备与技术博览会 ISE 2020 将在荷兰阿姆斯特丹举行,赛灵思公司携业界首个 HDMI 2.1 FPGA 实现方案亮相 – 这是8K基于赛灵思最新赛灵思 7nm Versal AI Core 系列的首次方案演示。
通过将特定于应用程序的配置数据(比特流)加载到内部存储器中,可以配置Xilinx®7系列FPGA。 7系列FPGA可以从外部非易失性存储设备加载自身,也可以由外部智能源(例如微处理器,DSP处理器,微控制器,PC或板载测试仪)进行配置。 在任何情况下,都有两个常规配置数据路径。
Verilog HDL是一种用于数字系统设计的语言。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。无论描述电路功能行为的模块或描述元器件或较大部件互联的模块都可以用Verilog语言来建立电路模型。Verilog模型可以是实际电路的不同级别的抽象。
现代ML算法不透明,易碎,并且容易受到数据中毒和篡改以及各种干扰的影响。 向在现实世界系统中部署AI的转变要求我们评估ML算法是否安全,强大和安全。 加入我们的行列,我们考虑这些问题可能如何对您的系统的性能和行为产生巨大和出乎意料的影响。
很多FPGA初学者,都会怀疑学习FPGA有没有前途,发展前景怎么样,到底该怎样学习FPGA???各种迷茫,导致无法踏踏实实、全身心投入FPGA学习与开发工作中。下面请看看一个死磕FPGA 15年的大神给大家的肺腑之言,相信看完之后的你不在徘徊、不再犹豫、能够勇往直前。
I/O约束是必须要用的约束,又包括管脚约束和延迟约束。管脚约束就是指管脚分配,我们要指定管脚的PACKAGE_PIN和IOSTANDARD两个属性的值,前者指定了管脚的位置,后者指定了管脚对应的电平标准。
赛灵思 Zynq® UltraScale+™ RFSoC 为要求最严苛的应用提供单器件 RF 转输出平台。更新的性能指标能够更加准确地衡量这些器件的直接 RF 采样功能。
十多年前,我们不会料到加速器在数据中心会这么流行。尽管它们并不普遍,但许多新的工作负载具备加速条件,并且移植工作使旧版应用程序可以卸载以提高性能。这种过渡在GPU上最为明显,但人们寄希望于FPGA将继续发展。
在证券交易领域,行情数据瞬息万变,盈利的机会转瞬即逝。“更低交易延迟”是所有金融交易追求的核心目标之一。目前国内金融行业的交易系统大部分基于传统通用CPU架构,交易提速存在瓶颈,满足不了超低时延的交易需求。
下一代基因组测序(Next Generation Sequencing ,NGS)是一个很有意义的工作,全球很多国家都在积极的参与这件事情。这需要多个学科的结合,不仅仅是生命科学,计算机科学的软件和硬件都可以在这个人类的大工程中发挥强大的力量。
下面讲解在vivado中怎么抓一个bit下进去后开始运行的初始事件,即startup trigger。操作起来比较复杂,一般情况下都是让要抓的事件延迟发生或者循环发生,方便调试。
跳频通信具有良好的抗干扰、抗多径衰落、抗截获等能力和同步迅速等特点,广泛应用于军事、交通、商业等各个领域。其关键技术主要有三点:跳频序列发生器、跳频频率合成器和跳频同步器。
2019年是赛灵思成立35周年,我们度过了不同凡响的一年。不仅年收入创纪录地突破30亿美元,更秉承公司三大发展战略,推出多款里程碑式产品,在从器件到平台公司的转型道路上取得重大进展, 同时在数据中心、人工智能、5G、智能驾驶等广泛应用领域,成为重要的创新驱动力。
2020年1月20日,中国,香港 —— 自适应和智能计算的全球领导者赛灵思公司亮相香港科技园公司举办的“人工智能与机器人活动周( A.I.R. Week)暨AI PLUG与机器人技术促进中心(RCC ) 2.0 开幕仪式。

